.. by stalo mozna za to jeste doplnit (a ted mne nekamenujte, nepamatuji se – ale Woz to pise ve sve knize iWoz), ze:
1) DRAMka byla sdilena mezi CPU a videoobvody, a to adresove tak, ze oboji mohlo fungovat najednou.
2) Refresh DRAMky probihal pri zp. behu paprsku (dalsi refresh netrebny).
Asi pred rokem jsem se dival na nejake materialy k APPLE2FPGA a z navrhu je patrne, ze vychytave tam bylo opravdu hodne… zejmena napr. presna synchronizace mezi instrukcemi CPU a dalsimi obvody, atd. Dnes uz nepouzitelne, protoze MCU/CPU core se jemne zmeni v dalsi silicon rev. a ani se o tom nedozvite…
