2) Nesmíš používat HWRNG. Zbytek by měl jít u dostatečně generického hardware otestovat prostě tím že vyzkoušíš různá zapojení která vyzkouší všechny stavy všech hradel.
A jelikoz neni mozne vyvest in/out kazdeho jednotliveho hradla musis to testovat jako kombinacni obvody a to proste casove nedas.
3) predpoklada ze timing utoky jdou delat jen pres cache - ono by se uricte objevilo i neco jineho....