Odpověď na názor
Odpovídáte na názor k článku Výkonnostní dopad AMD Memory Guard u procesorů Ryzen AI Pro. Názory mohou přidávat pouze registrovaní uživatelé. Nově přidané názory se na webu objeví až po schválení redakcí.
-
Jenze ta pamet ma z pohledu CPU a DMA (pcie root complex) definovane "API" (rozhrani - porty), za portem visi slozity pametovy radic a scheduler - nicmene je to "centralni uzel" a jestli je nejaka latence schovana mezi nim a pameti to uz nevadi.
Typicky tento scheduler muze vykonavat (do pameti posilat prikazy) i out-of order (to je specifikum spis arm64 nez x86), kdyz je povoleno weak memory ordering, jen aby se vyuzila situace, kdy ma radic otevreny radek a sloucili se prikazy (obdoba NCQ, jen u RAM).
Konzistence se urcuje z tech prijimacich front/portu - pokud se neco veme do rukou (zapocne se sifrovani a dlouhy zapis), tak pri pozadavku na cteni z jineho portu lze vratit uz tyhle nova data - sice fyzicky v pameti nejsou, ale uz se melou. Tj. latence zapisu nevadi. Pametovy radic neni tak blbej jak si to predstavujete.
Po resetu vam SME/TSME znepristupni RAMDISK data, protoze "A new key is generated by the processor on every boot."
