Články v rubrice Kompilery a procesory

Mikroprocesory ARM a instrukční sada Thumb - dokončení

Dnes dokončíme popis instrukční sady Thumb, která může být použita u novějších mikroprocesorů s architekturou ARM. Minule jsme si popsali formát aritmetických a logických instrukcí i instrukcí skoku, dnes se zaměříme na instrukce typu Load & Store, tj. na instrukce pro přenos dat mezi registry a pamětí.

Pavel Tišnovský

3. 4. 2012 0:00
| 8

Historie vývoje počítačových her (20.část - hry pro konzoli Sega SG-1000)

V dnešní části seriálu o historii vývoje výpočetní techniky nejprve dokončíme popis herní konzole Sega Game 1000 a pak se stručně seznámíme s některými hrami, které pro tuto herní konzoli vznikly. Některé hry byly převzaty z jiných herních konzolí či video automatů, další však vznikly originálně právě pro SG-1000.

Pavel Tišnovský

29. 3. 2012 0:00
| 9

Mikroprocesory ARM a instrukční sada Thumb

Dnes se budeme zabývat instrukční sadou Thumb, podporovanou u moderních variant mikroprocesorů s architekturou ARM. Zavedením této instrukční sady se konstruktéři procesorů ARM snažili o spojení předností architektury RISC s větší „hustotou kódu“ dosahovanou u některých procesorů s architekturou CISC.

Pavel Tišnovský

27. 3. 2012 0:00

Instrukční sada mikroprocesorů ARM

Dnes se již potřetí budeme zabývat popisem mikroprocesorů s architekturou ARM. Řekneme si další informace o jejich instrukční sadě, a to jak té původní RISCové sady, tak i instrukční sady Thumb, jenž byla později rozšířena takovým způsobem, aby bylo možné používat instrukce o variabilní šířce 16 a 32 bitů.

Pavel Tišnovský

20. 3. 2012 0:00

Pohled programátora na mikroprocesory ARM

V dnešní části seriálu o architekturách počítačů budeme pokračovat v popisu RISCových mikroprocesorů s architekturou ARM. Především se seznámíme s instrukční sadou těchto mikroprocesorů, která se v několika ohledech odlišuje jak od CISCových mikroprocesorů, tak i od ostatních mikroprocesorů typu RISC.

Pavel Tišnovský

13. 3. 2012 0:00

Mikroprocesory s architekturou ARM

Dnes se budeme zabývat popisem dalších typů mikroprocesorů patřících do rodiny RISC. Bude se jednat o mikroprocesory s architekturou ARM, které sice byly navrženy již v polovině osmdesátých let, ale to neznamená, že by se jednalo o zastaralou technologii – ve skutečnosti je tomu právě naopak.

Pavel Tišnovský

6. 3. 2012 0:00

Výuka programování – nástroje pro ilustraci činnosti mikroprocesoru

Ve třinácté části seriálu o programovacích jazycích a prostředích určených pro výuku programování se budeme zabývat popisem nástrojů, které mohou pomoci vysvětlit činnost mikroprocesoru. Tyto nástroje jsou většinou založeny na imaginárním mikroprocesoru s jednoduchou a snadno pochopitelnou instrukční sadou.

Pavel Tišnovský

29. 11. 2011 0:00

Instrukce typu SIMD na mikroprocesorech RISC (3.část - MIPS-3D a VIS)

Dnes se již potřetí budeme zabývat popisem instrukčních sad s „vektorovými“ instrukcemi SIMD, které jsou využívány na mikroprocesorech RISC. Zatímco minule jsme se zaměřili na popis instrukcí MAX-1 a MAX-2 používaných na procesorech PA-RISC, dnes se vrátíme k čipům MIPS i k procesorům SPARC.

Pavel Tišnovský

11. 10. 2011 0:00
| 5

Instrukce typu SIMD na mikroprocesorech RISC (2. část)

V dnešní části seriálu o architekturách počítačů si popíšeme technologii MAX-1 a MAX-2 použitou u mikroprocesorů PA-RISC. Technologie MAX-1 je z historického hlediska důležitá, protože jde o první implementaci SIMD instrukcí na mikroprocesorech. V minulosti totiž byly SIMD instrukce doménou superpočítačů.

Pavel Tišnovský

4. 10. 2011 0:00
| 2

Instrukce typu SIMD na mikroprocesorech RISC

V dnešní části seriálu o architekturách počítačů se seznámíme s instrukcemi typu SIMD využívanými v některých mikroprocesorech s architekturou RISC. Právě na těchto mikroprocesorech byly SIMD instrukce použity dříve, než vznikly dnes známější technologie MMX, 3DNow! a SSE/SSE2/SSE4 využívané na x86.

Pavel Tišnovský

27. 9. 2011 0:00
| 6

SIMD instrukce v moderních mikroprocesorech řady x86 (3.část: SSE2)

V dnešní části seriálu o architekturách počítačů se zaměříme na popis technologie SSE2. Jedná se o rozšířenou instrukční sadu se SIMD instrukcemi určenou pro mikroprocesory řady x86. SSE2 byla postavena na instrukčních sadách MMX a SSE, jimiž jsme se zabývali v předchozích dvou částech tohoto seriálu.

Pavel Tišnovský

20. 9. 2011 0:00
| 1

SIMD instrukce v moderních mikroprocesorech řady x86 (2.část: SSE)

V dnešní části seriálu o architekturách počítačů se budeme zabývat dalším rozšířením instrukční sady procesorů x86. Zaměříme se na instrukce SSE, které byly poprvé použity v mikroprocesorech Intel Pentium III a později se rozšířily na další čipy vyráběné firmou Intel i na procesory konkurenční AMD.

Pavel Tišnovský

13. 9. 2011 0:00

SIMD instrukce využívané v moderních mikroprocesorech řady x86

V dnešní části seriálu o architekturách počítačů se budeme zabývat porovnáním instrukčních sad s instrukcemi typu SIMD, které jsou využívány i v moderních mikroprocesorech na platformě x86. Historicky první rozšiřující instrukční sadou je sada MMX firmy Intel a vylepšení 3DNow! od společnosti AMD.

Pavel Tišnovský

6. 9. 2011 0:00

Vektorové procesory aneb další pokus o zvýšení výpočetního výkonu počítačů

V předchozí části seriálu o architekturách počítačů jsme si řekli základní informace o procesorech VLIW, u nichž se zvýšení výkonu provádělo díky instrukčním slovům obsahujícím větší množství operací. Opačná technologie je použita u vektorových procesorů, u nichž je každá instrukce prováděna nikoli s vektorem hodnot.

Pavel Tišnovský

25. 8. 2011 0:00
| 6

Architektura VLIW aneb pokus o překonání problémů architektur CISC a RISC

V dnešní části seriálu o architekturách počítačů se zaměříme na popis mikroprocesorů VLIW (Very Long Instruction Word). Jedná se o procesory, které dokážou zpracovávat větší množství instrukcí paralelně, ovšem bez nutnosti používání složitých technologií využívaných v superskalárních mikroprocesorech RISC a CISC.

Pavel Tišnovský

16. 8. 2011 0:00

Mikroprocesory s architekturou RISC - čipy Motorola řady 88000 (88k)

Dnes budeme zabývat další rodinou 32bitových mikroprocesorů s architekturou RISC. Jedná se o čipy Motorola řady 88000, které sice nebyly po komerční stránce tak úspěšné, jako například mikroprocesory MIPS, SPARC či PA-RISC, ovšem jejich návrh nepostrádal eleganci typickou i pro další čipy navržené v Motorole.

Pavel Tišnovský

2. 8. 2011 0:00
| 7

Mikroprocesory s architekturou RISC - čipy AMD 29000 (29k)

V dnešní části seriálu o architekturách počítačů se po krátké odbočce do světa zásobníkových procesorů vrátíme zpět k mikroprocesorům s architekturou RISC. Kromě již popsaných „mikroprocesorových rodin“ MIPS, SPARC a PA-RISC totiž existují i další RISCové procesory. V minulosti se poměrně velké naděje vkládaly do procesorů AMD 29000 (29k), kterým se budeme věnovat nyní.

Pavel Tišnovský

26. 7. 2011 0:00

Zásobníkové procesory jako alternativa k architekturám CISC a RISC? (dokončení)

V dnešní části seriálu o architekturách počítačů dokončíme popis zásobníkových procesorů. Popíšeme si rozdíly mezi instrukční pipeline použitou u architektury RISC a u zásobníkových procesorů. Taktéž si řekneme, proč je problematické na zásobníkových procesorech efektivně používat céčkové programy.

Pavel Tišnovský

19. 7. 2011 0:00

Zásobníkové procesory jako alternativa k architekturám CISC a RISC?

V předcházejících sedmi částech seriálu o architekturách počítačů jsme se zabývali popisem mikroprocesorů s architekturou RISC, které byly postaveny na principech umožňujících v každém taktu dokončit (v ideálním případě) jednu instrukci, což představovalo značný rozdíl oproti procesorům s architekturou CISC. Ovšem kromě těchto dvou architektur se objevila ještě architektura třetí – zásobníkové procesory.

Pavel Tišnovský

12. 7. 2011 0:00
| 3

Procesory RISC v pracovních stanicích a serverech - architektura PA-RISC

Dnes na chvíli odbočíme od popisu mikroprocesorů SPARC, protože se budeme zabývat 32bitovými a posléze i 64bitovými mikroprocesory PA-RISC navrženými a vyráběnými společností Hewlett-Packard. Tyto mikroprocesory mají několik vlastností společných s architekturou MIPS i mikroprocesory SPARC.

Pavel Tišnovský

28. 6. 2011 0:00
| 9

Procesory RISC v pracovních stanicích a serverech - architektura SPARC V8 a V9

V dnešní části seriálu o architekturách počítačů budeme pokračovat v popisu RISCových procesorů SPARC. Zaměříme se především na architektury SPARC-V8 (rozšíření minule popsané SPARC-V7) a taktéž na architekturu SPARC-V9, v níž došlo mj. i k přechodu z 32bitové ALU a pracovních registrů na 64bitovou šířku zpracovávaných dat, což mělo poměrně velký význam především v oblasti výkonných serverů.

Pavel Tišnovský

21. 6. 2011 0:00

Procesory RISC v pracovních stanicích a serverech - architektura SPARC (2)

V dnešní části seriálu o architekturách počítačů budeme pokračovat v popisu mikroprocesorů založených na architektuře SPARC v7. Zaměříme se především na instrukční soubor těchto procesorů, způsob využití jejich sady pracovních registrů i na některé zvláštnosti v samotné konstrukci těchto čipů.

Pavel Tišnovský

14. 6. 2011 0:00
| 8

Procesory s architekturou RISC v pracovních stanicích a serverech

V dnešní části seriálu o architekturách počítačů si popíšeme vybrané mikroprocesory s architekturou RISC, které byly použity v některých známých i méně známých pracovních stanicích a serverech. Podívám se na mikroprocesory řady MIPS R2000 a R3000, SPARC a PA-RISC a později na Alpha, POWER, PowerPC a Cell.

Pavel Tišnovský

31. 5. 2011 0:00

Mikroprocesory s architekturou RISC I

V dnešní části seriálu o architekturách počítačů navážeme na část předchozí, v níž jsme si vysvětlili principy, na nichž jsou postaveny procesory s architekturou RISC. Dnes si popíšeme architekturu mikroprocesorů, která dala celému směru vývoje těchto čipů jméno – mikroprocesory s architekturou RISC I.

Pavel Tišnovský

24. 5. 2011 0:00

Konkurence procesorů s mikroprogramovým řadičem - architektura RISC

V předchozích třech částech seriálu o architekturách počítačů jsme se zabývali popisem procesorů vybavených mikroprogramovým řadičem. Většinou se jednalo o procesory s komplexní instrukční sadou – CISC. Ovšem již před 35 lety vznikla alternativa k této architektuře – mnohem jednodušší RISC.

Pavel Tišnovský

17. 5. 2011 0:00

Polovodičová technologie používaná u mainframů (II)

V dnešním článku o historii výpočetní techniky navážeme na předchozí část, v níž jsme si řekli, jak se vyvíjela polovodičová technologie od prvních fyzikálních a chemických pokusů až ke vzniku skutečně fungujícího tranzistoru. Dnes se budeme zabývat vznikem integrovaných obvodů a souvisejících technologií.

Pavel Tišnovský

12. 5. 2011 0:00

Vývoj mikroprogramových řadičů: od mainframu EDSAC k moderním mikroprocesorům

V dnešním článku si řekneme, jak mikroprogramové řadiče ovlivnily vývoj výpočetní techniky, především procesorů a později i mikroprocesorů s komplexními instrukčními sadami (CISC). Ty sice na čas ustoupily do pozadí kvůli procesorům RISC a VLIW, ovšem v současnosti se zdá být nejvýhodnější právě kombinace CISC+RISC.

Pavel Tišnovský

10. 5. 2011 0:00

Mikroprogramové řadiče a mikroprogramování

Dnes navážeme na předchozí část, v níž jsme si vysvětlili princip funkce řadičů v procesorech i dva základní způsoby zapojení obvodových řadičů využívajících buď čítač nebo posuvný registr. Dnes se zaměříme na řadiče mikroprogramové, které jsou založeny na interní řídicí paměti obsahující mikroinstrukce.

Pavel Tišnovský

3. 5. 2011 0:00

Princip činnosti řadiče v mikroprocesorech

Dnes se společně vrátíme k tématu, kterým jsme se již zabývali v úvodních částech seriálu, v nichž jsme si popisovali princip činnosti mikroprocesoru. Dnes si řekneme, jak mohou být v mikroprocesorech implementovány řadiče. Zaměříme se především na takzvané obvodové řadiče.

Pavel Tišnovský

26. 4. 2011 0:00
| 6

Procesor sestavený z čipů řady Intel 3000

Dnes si popíšeme další rodinu bipolárních integrovaných obvodů, která byla navržena tak, aby bylo možné z těchto čipů sestavit plnohodnotný procesor s programovatelným řadičem a volitelnou bitovou šířkou. Jedná se o rodinu čipů Intel 3000, která byla pod označením MH3000 vyráběna i v tuzemském podniku Tesla.

Pavel Tišnovský

19. 4. 2011 0:00
Podnikatel.cz: Prodá jen 15 obědů denně. Co dělá špatně?

Prodá jen 15 obědů denně. Co dělá špatně?

Vitalia.cz: Vědci: Svět vegetariánů by byl zdravější, bohatší a...

Vědci: Svět vegetariánů by byl zdravější, bohatší a...

Vitalia.cz: Očkování a autismus ve světle vědeckého objevu

Očkování a autismus ve světle vědeckého objevu

Vitalia.cz: Pomóc! Obyčejný knoflík je dohání k šílenství

Pomóc! Obyčejný knoflík je dohání k šílenství

120na80.cz: Nové trendy v zubních pastách

Nové trendy v zubních pastách

DigiZone.cz: DVB-T2 à la Nova: „zadarmo“ bude jen ČT

DVB-T2 à la Nova: „zadarmo“ bude jen ČT

Vitalia.cz: Tyhle dorty se prostě nepovedly

Tyhle dorty se prostě nepovedly

Podnikatel.cz: Poděs, Slibotechna a další. Ty berte obloukem

Poděs, Slibotechna a další. Ty berte obloukem

Lupa.cz: Další útok: po webu ČSSD je pod palbou i ČTK

Další útok: po webu ČSSD je pod palbou i ČTK

Lupa.cz: Stát chce vytěsnit malé firmy z trhu

Stát chce vytěsnit malé firmy z trhu

Podnikatel.cz: Stahujte přehledy pro všechny pojišťovny

Stahujte přehledy pro všechny pojišťovny

Podnikatel.cz: Google PageRank nadobro zmizel

Google PageRank nadobro zmizel

Vitalia.cz: Proč jsou po vyřazení lepku zdravější?

Proč jsou po vyřazení lepku zdravější?

120na80.cz: Rodím, kojím. A když to nejde?

Rodím, kojím. A když to nejde?

Vitalia.cz: Vědci: Zrak po otravě metanolem není ztracený

Vědci: Zrak po otravě metanolem není ztracený

Podnikatel.cz: Nedodáte hlášení k DPH. Pokutu vám prominou

Nedodáte hlášení k DPH. Pokutu vám prominou

Lupa.cz: Jaký je Průvodce světem Arduina?

Jaký je Průvodce světem Arduina?

Vitalia.cz: Na přebytek bílkovin nemáme játra ani ledviny

Na přebytek bílkovin nemáme játra ani ledviny

Lupa.cz: Státní ICT systémy musí být „opendata ready“

Státní ICT systémy musí být „opendata ready“

Měšec.cz: Banky umí platby na kartu, jen to neříkají

Banky umí platby na kartu, jen to neříkají

Ušetřete