Vlákno názorů k článku Navrhujeme a vyrábíme vlastní CPU: mikroarchitektura procesoru od RDa - Chtelo by to uvest i nejake obecne parametry...

Chtelo by to uvest i nejake obecne parametry - treba kolik ma ta soucasna uarch IPC, resp. kolik trvaji urcite skupiny instrukci taktu hodin (soudim ze tam neni vyuzit pipelining), a zda se nektere veci deji soucasne (treba interface zbernice jak dela 8-bit transakce, zda to dela na pozadi, nebo se tvrde na nej ceka).

kolik trvaji urcite skupiny instrukci taktu hodin

Jestli dobře počítám, tak většina instrukcí trvá 5 taktů. Load z paměti přidá 3 (load 1 B) nebo 4 (load 2 B) takty. Store přidá 1 nebo 2 takty. Zpracování instrukcí probíhá sekvenčně, jediný "náznak pileliningu" je ve čtení dvoubytových hodnot z paměti, kde čtení druhého bytu začíná hned ve druhém taktu, zároveň s čekáním na první byte.