Vlákno názorů k článku
Potvrzeno: AMD kupuje firmu Xilinx za 35 miliard dolarů od jdsulin - Pouziva to tady nekdo ? Pamatuji si, ze...

Pouziva to tady nekdo ? Pamatuji si, ze me to docela bavilo, ale ta prace s tim byla hrozna. Clovek potreboval idealne vyvojove prostredi presne od te konkretni firmy, ktera vyrobila FPGA a zrovna VHDL byl jazyk, kde stacilo napsat neco trochu jinak a uz se to nesytentizovalo, jak melo. Ale zase to skladani komponent do vetsich celku me docela bavilo.
V HPC to asi ma vyznam, ale v dnesni dobe, kdy i mikrokontrolery maji obrovsky vykon? A spousta veci jde jednoduse nasimulovat a pak rovnou vytvorit akcelerator.

Soucasne FPGA maji takovy vykon, ze je nelze uz ani plne obsadit/vytizit, tj. 400-500w TDP na pouzdro pokud se tam nahraje neco narocnejsiho (napr. crypto mining).

Ktery mikrokontroler je kolem teto urovne?

Na to bych pouzil spise ASIC. Takze s tim teda pracujes ? Jake jsou trendy ?

ASIC ma prodlevu 4-5 mesicu pro kazdou objednavku + nutnost velkych investic kvuli objemu. S FPGA lze reagovat na trh rychleji - a neni to treba vyhazovat kdyz se zmeni algoritmy.

Od plotny doma zaznelo ze je porad problem s vykonem v aplikacich se zpracovanim sirokopasmovych signalu a s prodlevou nez trpaslici procestuji zkrz cip. Sle ze se na casti baseband cipu kde neni treba tolik vykonu fpga interne pouzije.
Koukam ze se imod fob mych pokusu zas az tak nic revolucniho nezmenilo. Tenkrat na CVUT to snad ani nebyl povinny predmet.

V TDP se mozny vykon nemeri. Tim spis u neceho jako FPGA. Tak uz jsme tu meli vykon v nm. Co tu bude dal?
Cip ma vykon az 1200 pinu?

v TDP se vykon muze merit stejne tak jako spotrebou u auta.

Danemu letitemu obvodu odpovida 35mld tranzistoru na 900mm2 (16nm), coz je asi 1.5x vice nez maji dnes ty nejlepsi grafiky (GA102, N21). Ale vypocetni praci porad zprostredkuje elektricka energie, a objem energie nutny na urcity ukon je relativne stabilni (pri srovnani obvodu ve stejnem nm nodem).

U vykonu na pin se nemeri primo pocet, ale treba sirka pasma dane konektivity - coz je kolem 11Tbit/s na I/O + 4Tbit/s pro pameti, u tech lepsich (7nm) modelu.

Ja ne. Ale draha polovicka. A je to celkem sranda jako kazdy vyvoj HW.
Ne vsechno je syntetizovatelne a ne vsechno se s tim dela efektivne.
Hlavni duvod proc se tem firmam plati vedle vyvoje vlastnich cipu vsimne, jsou nastroje na simulaci a kompilaci/syn­tetizaci.

Poptavka na trhu v CR moc neni. A kdyz tak juniorsky plat nekde v Brne.