Tusite nekdo kolik stoji licencovani ARM ISA (tzn. kdyz si firma navrhne vlastni CPU, nemyslim nakup nejakeho hotoveho designu ) ? Jestli to chapu spravne, realne pouziti ARM ISA brani nejake obskurni patenty, nicmene zaujalo mne ze treba https://www.arm.com/resources/designstart je Cortex-M0/M3 zadarmo, samozrejme nevim jake jsou podminky te licence a jak se to krizi s prvni vetou.
https://www.arm.com/resources/designstart/designstart-pro
A vite nekdo jestli POWER/MIPS/SPARC mohu pouzit plne zdarma, nebo ty ruzne iniciativy maji ruzne ALE v podobe patentu tretich stran ktere ? OpenPower foundation tvrdi https://openpowerfoundation.org/final-draft-of-the-power-isa-eula-released/ ze to je '... without paying a royalty and with a “pass through” patent license from IBM for anything that pertains to the ISA itself', coz nerika nic o patentech tretich stran.
Podle me zakladni naivni implementace bude mozna u toho Power-u zdarma/pruchozi, ale pokud tam naimplementujes ROB po vzoru Intelu a jine zlepsovaky, bez kterych by to melo vykon marnej, tak muzes narazit prave na patenty tretich stran.
Sparc snad davneji uvolnilo HDL k tomu T1 cipu.. ale tenkrat se to moc ani do fpga neveslo, resp. jen jedno ci omezenejsi pocet jader :)
Ano, takhle nejak to vidim, jen si nejsem jist zda reorder je killer feature nutna pro PPC. Je ? Nicmene jsem si naprosto jist ze v minovem poli patentu je tisice veci na ktere clovek pri vyvoji nejakeho procesoru narazi, jako treba ruzne synchronizacni mechanismy, atd. Otazka je kolik tech patentu obstoji u soudu (prior art, atd.), na trolleni to ale urcite staci.
Nenapsal jsem to do puvodniho postu, protoze je to ke zpravicce offtopic, ale dostavame se k tomu jak tento problem resi Risc-V ? Resp. co je jeho killer feature krome "ciste" ISA ? Treba MIPS taky neni uplne spatna ISA a jestli se nepletu tak uz je taky free to use.
Zpatky k tematu, je si nekdo vedom nejakych patentu, ktere mi brani implementovat vlastnimi silami a komercne pouzit ARMv7 nebo ARMv8 ISA ?
Myslím, že přimární výhoda RV je ta jeho modulatita - v rámci ISA jsou definované subsety instrukcí, s čímž na druhé straně počítá i kompilátor. Jak se udělá konktrétní implementace až tolik neřeší. U MIPSu bývá problém, že konkrétní implementace podporuje nějaký svůj subset, který ale není obecně definovaný a kompilátor se musí kroutit pro to určité jádro. U RV se prostě řekne RV32IAMF a víme na čen jsme i s flagy pro GCC....
Já jsem si hrám s jedním designem, kde bylo možné měnit ISA mezi MIPS a R-V :-D.
Velice záleží, co je cílem.....
ad Dual-ISA: Pripomnelo mi to http://www.cpushack.com/2013/03/22/cpu-of-the-day-ibm-micro-370/ nebo https://anycpu.org/forum/viewtopic.php?f=22&t=350 (68000 jadro se zmenenym mikrokodem aby umelo S/370 instrukce). Ale realne, k cemu je to prepinani dobre? Treba u Apple bych si umel predstavit 68k procesor s mikrokodem na 6502 :-)., pak by v tech prvnich Macintoshich nemusela byt karta s 6502kou na Apple][ kompatibilitu a nasekat do procesoru vetsi ROM nestalo nikdy nic.
Treba MIPS taky neni uplne spatna ISA a jestli se nepletu tak uz je taky free to use.
Není. Vyhlásili jakousi open iniciativu s velkou parádou na jaře 2019 a na podzim ji potichu bez náhrady zrušili.
Mkole reltivně pár korun, jsou i dostupné syntetizovatelné HDL moduly (řádove 100k USD design a 0.05 per device...).
Ačkové jsou o jeden až dva řády jinde.
Ono záleží co člověk chce. Postavit obyčejný MCU z hlediska IP není problém.
Problém začne být když chcete low power design, nebo třeba PLL (to stojí víc než M0-M3 IP). To samé třeba i jen nějaké zajímavější I/O (LVDS, DDR io pad...)