Bylo by super, kdyby se v tomhle odvětví konečně prosadili nějaké kompletně otevřené konkurenceschopné procesory.
Něco, u čeho člověk ví, co se děje v pozadí a zná plnou funkčnost. Bez filozofie "tady máš kus křemíku, věř že dělá to co tvrdíme".
z otevrenych architektur, resp. otevrenych instrukcnich sad jede dnes nejvic RISC-V . Zkompilujete si vlastni procesor do FPGA a mate to co je ve zdrojacich.
Samozrejme zajimavejsi je si vyrobit vlastni cip, coz uz take neni uplne nedostrupne. Na 22nm u GloFo stoji 100 cipu 1mm^2 ve 100 kusech asi 50000 USD, coz pro korporatni sferu ci vetsi vyzkumne instituce je uz dostupne. Ovsem software za >1000000 USD na jejich navrh uz ne, takze naklady jsou spis na vyvoj nez na vyrobu.
FPGA oproti tomu umoznuji rekonfiguraci dle potreby, byt je spotreba cipu porad jeste 50* vetsi nez kdyby to bylo jako cip.
Na RISC-V instrukcni sadu prechazi Western Digital (1-2 miliardy jader rocne), nVidia (vsechny GPU, az 10 takovych management jader na cip) a dalsi mensi firmy.
Alespon od 5 tymu lze ziskat procesor ktery si zkompilujete (verilog, scala) do sveho projektu.
Lze koupit prvni vlastovky 32bitovych i 64bitovych verzi procesoru jako cip ve formatu Arduina nebo vetsi desky. Zatim to neni uplne odladene (treba power management).
Chysta se vyroba cipu na klikanych na web rozhrani na prani - pocty interfacu apod.
RISC-V je vlastne definice tri instrukcnich sad , ktere maji skoro totozny encoding instrukci, jen sirka operandu se lisi. RV32, RV64 a budouci RV128 s podruznou variantou RV32E (16 registru misto 32 pro embedded veci). No a je to krasne modularni. Muzete si udelat vlastni instrukce pro svuj akcelerator.
Vyrabi se uz i 8jadrova varianta (8+1) s nizkym prikonem pro akceleraci AI v malych zarizenich. Mech. format opet ala Arduino.
Co se tyce drivejsich open-source projektu, veci odvozene od Sparcu ci Poweru byly open v par generacich, naslednici jsou pry zase closed. Pak treba OpenRISC zase zacal jako 32bitovy a upgrade na 64bitovy se jim za 10 let moc nepodaril.
RISC-V na to jde zgruntu a pocita s instrukcnim dekoderem s variabilni sirkou slova (po 16 bitech). tedy 16 az snad 192 bitu na jednu instrukci, takze se z toho daji udelat i usporne embedded veci, nebo serverove s uspornym kodovanim instrukci, nebo i VLIW monstra s sirokym slovem.
