Souhlas s tim, ze dneska zpozdeni dratu leckdy prevazuje, dobra poznamka.
Nicmene to porad jeste neznamena, ze mit dabelsky rychly tranzistory je nesmysl. Pokud je treba zpracovavat neco proudove (pipeline), pak to nevadi: propoje sousednich soucastek jsou rychly dost. To, ze se behem pruchodu dat vyrobni linkou nasbira zpozdeni v radu ns, sice znamena, ze se data nestihnou v temze hodinovem cyklu vratit zpet na zacatek. Pro spoustu druhu zpracovani dat tohle nemusi vadit: typicky ruzny DSP kaskady.