Nerad bych se mýlil, ale pokud si dobře vzpomínám, u struktury tranzistoru s vodivým kanálem by měl být ten kanál nakreslen, tedy "tunýlek" (u obr. 3 s červenými tečkami) pod gate propojující oblasti S a D.
To, co je na obrázcích 3 a 13 jsou MOSy s indukovaným kanálem, které při nulovém napětí na gate nevedou.
O to prave jde, aby pri nulovem napeti na gatu nevedly. Dokonce to je tak ze az do urciteho prahu nevedou, proto CMOS hradla maji maly klidovy porud.
Ten `tunylek' maji depletion-mode FETy, kde se elektricke pole gatu pouziva ke zuzovani oblasti ve ktere muze tect proud (podobne jako u JFETu). Vedou i pri nulovem napeti gatu, ale je tezsi je uplne zavrit takze se pro digitalni obvody s malou spotrebou moc nehodi. Myslim ze maji nejake vyhody pro analogove VF obvody.
Já vím, jenže v kapitole 7 o EPROM se přímo píše, že se používají MOSy s vodivám kanálem a bez napětí na gate jsou vodivé, a na ilustračním obrázku kanál nakreslen není.
S CMOS máte pravdu, na obr. 3 jsem tuhle připomínku rozšíříl nesprávně.
