Hlavní navigace

Kompilery a procesory

Benchmark kompilátoru AOCC 1.0 optimalizovaného pro Ryzen

Na serveru Phoronix vyšel v neděli benchmark kompilátoru AOCC 1.0 (AMD Optimizing C/C++ Compiler) optimalizovaného pro Ryzen. Kompilátor, který dodává AMD a který je založený na LLVM jsme již představili. Výsledky AOCC nejsou zatím velmi dobré,…

Jan Fikar

23. 5. 2017 10:54

Mikroprocesory a mikrořadiče ARM s podporou DSP operací

Při popisu DSP nesmíme zapomenout na to, že v současnosti se v oblasti výkonných 32bitových mikrořadičů stále ve větší míře používají čipy s jádrem ARM. Výrobci kombinují jádra ARM s DSP několika různými způsoby.

Pavel Tišnovský

23. 5. 2017 0:00

Flang, překladač Fortranu od NVIDIA pro LLVM

Flang je nový překladač Fortranu pro LLVM, který byl vyvinutý společností NVIDIA. Jméno vzniklo podobně jako z C/C++ Clang, tak z Fortranu Flang. Doposud bylo k překladu Fortranu v LLVM potřeba využívat DragonEgg, který propojí GCC s LLVM a pak lze…

Jan Fikar

18. 5. 2017 15:11
| 9

AMD představilo 16jádrový 32vláknový Threadripper

AMD včera představilo 16jádrový 32vláknový Threadripper („vláknový frajer“) pro desktopy založený na Ryzenu. Procesor bude soupeřit s Intel Broadwell-E a budoucím procesorem Skylake-E. Procesor bude patrně podporovat 4kanálovou paměť a více PCIe…

Jan Fikar

18. 5. 2017 8:37

AMD vydalo optimalizovaný linuxový C/C++ kompilátor pro Ryzen

AMD vydalo optimalizovaný linuxový C/C++ kompilátor AOCC 1.0 (AMD Optimizing C/C++ Compiler) pro Ryzen, který je založený na LLVM/Clang. Nový překladač je testován na RHEL, SLES a Ubuntu. Předběžná podpora pro Ryzen byla již přidána jak do GCC tak…

Jan Fikar

16. 5. 2017 16:26
| 3

Čipy dsPIC a instrukce specifické pro jejich DSP modul

Dnes téma mikrořadičů řady PIC24 a dsPIC dokončíme. Budeme se zabývat převážně těmi instrukcemi, které jsou specifické pro čipy dsPIC a pro jejich DSP modul, nejprve si však popíšeme zbývající instrukce společné pro PIC24 i dsPIC.

Pavel Tišnovský

16. 5. 2017 0:00
| 1

Instrukční soubor čipů PIC24 a dsPIC

Na předchozí článek s popisem základních vlastností čipů řady PIC24 a dsPIC dnes navážeme, protože se budeme zabývat instrukční sadou těchto v některých ohledech poněkud neobvyklých mikrořadičů.

Pavel Tišnovský

9. 5. 2017 0:00
| 8

GCC 7.1 přináší podporu C++17

Vývojáři oznámili uvolnění prvního GCC v řadě 7. Protože používají netradiční způsob verzování, je první vydání rovnou označeno jako 7.1.0. Změn a vylepšení je ohromné množství, mezi nejdůležitější patří experimentální podpora C++17, zvýšení…

Petr Krčmář

3. 5. 2017 9:16

Čipy PIC24 a dsPIC: na rozhraní mezi mikrořadiči a DSP

Mikrořadiče PIC jsme si již popisovali, ovšem prozatím jsme se zabývali pouze osmibitovými mikrořadiči. Svět čipů PIC je však rozsáhlejší, protože v něm nalezneme i šestnáctibitové mikrořadiče a dokonce i jednoduché DSP.

Pavel Tišnovský

2. 5. 2017 0:00

Dokončení popisu čtyřbitových mikrořadičů: hi-end řada Epson S1C63

Popis 4bitových mikrořadičů zakončíme čipy Epson S1C63. Jedná se poměrně výkonné mikrořadiče, které jsou určeny do těch zařízení, v nichž se používají LCD s větším množstvím segmentů, popř. maticové LCD.

Pavel Tišnovský

25. 4. 2017 0:00
| 6

Čtyřbitové mikrořadiče řady Epson S1C60

Předposledními čtyřbitovými mikrořadiči, jimiž se budeme zabývat, jsou mikrořadiče řady S1C60 vyráběné společností Epson. Jejich architektura je poměrně elegantní a tvoří základ k poněkud výkonnějším čipům s jádry S1C63000.

Pavel Tišnovský

18. 4. 2017 0:00
| 2

Vznik mikrořadičů: dokončení popisu čtyřbitového čipu Atmel MARC4

Dnešní článek o mikrořadičích Atmel MARC4 bude rozdělen na dvě části. V první dokončíme popis instrukční sady a v části druhé si řekneme, jak a v jakém jazyku se pro tyto čipy vyvíjí ovládací software.

Pavel Tišnovský

11. 4. 2017 0:00
| 9

Vznik mikrořadičů: čtyřbitový MCU Atmel MARC4

Mikrořadič TMS 1000, s nímž jsme se seznámili minule, nebyl jediným zástupcem čtyřbitových mikrořadičů. Novějším čipem založeným na čtyřbitové ALU je mikrořadič nazvaný MARC4.

Pavel Tišnovský

5. 4. 2017 0:00

Benchmark rychlých pamětí DDR4 s Ryzenem

Na serveru Phoronix vyšel linuxový benchmark rychlých pamětí DDR4 s procesorem AMD Ryzen. Hlavně šlo o přínos zvýšení frekvence pamětí DDR4 z 2133 MHz na 2933 MHz. Současné procesory Intel dovolují frekvence jen do 2133 MHz, případně 2400 MHz,…

Jan Fikar

30. 3. 2017 18:00
| 4

Vznik mikrořadičů: čtyřbitový čip TMS 1000

Posledně jsme si popsali moderní mikrořadiče, které jsou vybaveny výkonnými jádry s hodinovou frekvencí dosahující stovek MHz. Ovšem na začátku mikrořadičové revoluce stál „primitivní“ čtyřbitový čip TMS 1000 s frekvencí 400 kHz.

Pavel Tišnovský

28. 3. 2017 0:00
| 6

Mikrořadičová jádra TriCore: dokončení popisu instrukční sady

Popis mikrořadičových jader TriCore, v nichž se kombinují možnosti mikrořadičů, digitálních signálových procesorů a RISCových procesorů, dnes dokončíme. Zabývat se budeme především zajímavými vlastnostmi instrukční sady těchto čipů.

Pavel Tišnovský

21. 3. 2017 0:00
| 9

AMD představil procesor Ryzen 5 se 4 a 6 jádry od 169 dolarů

Včera AMD představil procesory Ryzen 5 se 4 a 6 jádry. U dříve představených Ryzen 7 je jader 8. Dohromady bylo uvedeny čtyři modely. Čtyřjádrový Ryzen 5 1400 má základní frekvenci 3,2 GHz a turbo 3,4 GHz. Ryzen 5 1500X běží na 3,5 GHz, turbo…

Jan Fikar

16. 3. 2017 9:52

Mikrořadičová jádra TriCore: kombinace MCU, DSP a RISCu

Kromě jiného vyrábí firma Infineon i výkonné čipy s jádry nazvanými TriCore. Název vychází z toho, že jádra vznikla sloučením tří technologií: RISCového mikroprocesoru, mikrořadiče a digitálního signálového procesoru.

Pavel Tišnovský

14. 3. 2017 0:00

AMD představilo serverové CPU Naples se 32 jádry

Po deskopových procesorech Ryzen, představených minulý týden, přichází AMD se serverovými procesory Naples, založenými na stejné architektuře Zen. Naples je určen do dvousoketových desek, je tedy srovnáván s Intel Xeon E5 V4, založeným na…

Jan Fikar

7. 3. 2017 14:29

Mikrořadiče a DSP společnosti Infineon – vylepšená šestnáctibitová jádra C166S V2

Některé novější 16bitové mikrořadiče firmy Infineon jsou založeny na vylepšených jádrech C166S V2. Jedná se o třetí generaci jader z rodiny C166, která je zpětně kompatibilní, ovšem je výkonnější a obsahuje i modul pro DSP operace.

Pavel Tišnovský

7. 3. 2017 0:00

Mikrořadiče a DSP společnosti Infineon: šestnáctibitové čipy C166 a XC166

Minule popsaná řada mikrořadičů XC800 byla založena na zastaralém osmibitovém jádru 8051. Jedním z výsledků snah o náhradu je rodina šestnáctibitových jader C166 navržená firmami ST Microelectronic a Infineon (dříve Siemens).

Pavel Tišnovský

28. 2. 2017 0:00

Mikrořadiče a DSP společnosti Infineon

Vývojem DSP se kromě společností TI a Motorola samozřejmě zabývají i další firmy. Dnes se seznámíme s některými zajímavými čipy určenými pro automobilové i průmyslové aplikace, které jsou vyvíjeny ve společnosti Infineon.

Pavel Tišnovský

21. 2. 2017 0:00

Instrukční soubor digitálních signálových procesorů řady Motorola 56000

Po popisu funkčních modulů, z nichž jsou sestaveny DSP Motorola 56000, se zaměříme na jejich instrukční soubor. Zjistíme, zda se tvůrcům skutečně podařilo navrhnout soubor instrukcí vhodných pro rychlé zpracování signálů.

Pavel Tišnovský

14. 2. 2017 0:00

Intel Atom C2xxx má zřejmě hardwarovou vadu a po nějaké době nenabootuje

Patrně všechny procesory Intel Atom C2×xx stepping B0 mají hardwarovou vadu a po nějaké době nenabootují. Chyba je popsána v opravě AVR.54 z ledna 2017 (strana 34 v pdf). Časovací signály LPC_CLKOUT0 a LPC_CLKOUT1 mohou přestat pracovat a poté…

Jan Fikar

7. 2. 2017 15:37

Digitální signálové procesory řady Motorola 56000

Svět DSP není omezen pouze na řadu TSM320, s níž jsme se seznámili v předchozích článcích. Oblíbenými DSP používanými zejména při zpracování audio signálů (včetně zvukových karet Turtle Beach) jsou čipy Motorola 56000.

Pavel Tišnovský

7. 2. 2017 0:00

Čipy DaVinci aneb úspěšná kombinace jader ARM a DSP s architekturou­ VLIW

V předchozím článku jsme si popsali čipy OMAP, v nichž se kombinují jádra ARM s DSP řady TMS320C55× a TMS320C64×. Kromě těchto čipů společnost TI navrhla i čipy DaVinci, které jsou určeny především pro práci s video signálem.

Pavel Tišnovský

31. 1. 2017 0:00
| 3

Od digitálních signálových procesorů C5000 k čipům OMAP

DSP s architekturou VLIW byly navrženy s ohledem na vysoký výpočetní výkon. Na opačné straně výkonnostního spektra nalezneme DSP řady C5000, které byly použity v čipech OMAP v kombinaci s procesory ARM.

Pavel Tišnovský

24. 1. 2017 0:00
| 4

Digitální signálové procesory zpracovávající hodnoty s plovoucí řádovou čárkou

Všechny digitální signálové procesory, které jsme si až doposud popisovali, byly optimalizovány pro zpracování signálů složených z celočíselných vzorků. Existují však i mnohdy velmi výkonné DSP určené pro zpracování hodnot s plovoucí řádovou čárkou.

Pavel Tišnovský

19. 1. 2017 0:00

Architektura VLIW a rodina DSP čipů TI TMS320C6× (adresování a instrukční soubor)

V dalším článku o architektuře VLIW a o rodině procesorů TMS320C6× společnosti Texas Instruments se budeme věnovat popisu instrukční sady těchto čipů a samozřejmě též způsobům zajištění paralelního spouštění instrukcí.

Pavel Tišnovský

12. 1. 2017 0:00
| 1

Architektura VLIW a rodina DSP čipů TI TMS320C6×

Ve snaze o zvýšení celkového výpočetního výkonu se společnost Texas Instruments uchýlila k řešení, které dnes může vypadat poněkud exoticky, i když bylo velmi úspěšné. Jedná se o použití architektury VLIW neboli Very Long Instruction Word.

Pavel Tišnovský

5. 1. 2017 0:00
| 6