Hlavní navigace

Kompilery a procesory

Vše pro to, abyste zkompilovali svá dílka do spustitelné podoby.

Práce s hodnotami s plovoucí řádovou čárkou na mikroprocesorech ARM

V seriálu o architekturách počítačů jsme se již seznámili se všemi třemi instrukčními sadami mikroprocesorů ARM – jak s původní RISCovou sadou, tak i se sadou Thumb a Thumb-2. Ještě jsme si však prakticky nic neřekli o podpoře práce s hodnotami s plovoucí řádovou čárkou. Nyní nastal pravý čas tuto informaci doplnit.

Pavel Tišnovský

17. 4. 2012 0:00
Doba čtení: 17 minut

Instrukční sada Thumb-2 u mikroprocesorů ARM

Dnes si popíšeme další alternativní instrukční sadu, kterou jsou vybaveny novější modely mikroprocesorů ARM. Jedná se o instrukční sadu pojmenovanou Thumb-2, která byla navržena takovým způsobem, aby co nejlépe spojila přednosti původní RISCové 32bitové instrukční sady a 16bitové sady Thumb.

Pavel Tišnovský

10. 4. 2012 0:00
Doba čtení: 17 minut

Mikroprocesory ARM a instrukční sada Thumb - dokončení

Dnes dokončíme popis instrukční sady Thumb, která může být použita u novějších mikroprocesorů s architekturou ARM. Minule jsme si popsali formát aritmetických a logických instrukcí i instrukcí skoku, dnes se zaměříme na instrukce typu Load & Store, tj. na instrukce pro přenos dat mezi registry a pamětí.

Pavel Tišnovský

3. 4. 2012 0:00
Doba čtení: 18 minut

Historie vývoje počítačových her (20.část - hry pro konzoli Sega SG-1000)

V dnešní části seriálu o historii vývoje výpočetní techniky nejprve dokončíme popis herní konzole Sega Game 1000 a pak se stručně seznámíme s některými hrami, které pro tuto herní konzoli vznikly. Některé hry byly převzaty z jiných herních konzolí či video automatů, další však vznikly originálně právě pro SG-1000.

Pavel Tišnovský

29. 3. 2012 0:00
Doba čtení: 21 minut

Mikroprocesory ARM a instrukční sada Thumb

Dnes se budeme zabývat instrukční sadou Thumb, podporovanou u moderních variant mikroprocesorů s architekturou ARM. Zavedením této instrukční sady se konstruktéři procesorů ARM snažili o spojení předností architektury RISC s větší „hustotou kódu“ dosahovanou u některých procesorů s architekturou CISC.

Pavel Tišnovský

27. 3. 2012 0:00
Doba čtení: 18 minut

Vyšlo GCC 4.7.0

Ve středu oslavilo GCC (GNU Compiler Collection) výročí 25 let od založení a u té příležitosti vyšla i nová verze 4.7.0. První verze vyšla v roce 1987 a nikdo asi tenkrát netušil, jaký přínos pro open source bude mít a že se stane jedním…

Kamil Pošvic

23. 3. 2012 10:26 |

GCC 5.0 zřejmě nastoupí cestu modularity

Vývojáři projektu GCC přemítají nad vlastnostmi nové páté řady, jejíž vývoj nás brzy čeká. Hned poté, co bude v dubnu vydáno GCC 4.7. Nová major verze pravděpodobně přinese zásadní změnu v možnosti modularizace. Inspirovala se při tom…

Petr Krčmář

21. 3. 2012 12:21 |

Instrukční sada mikroprocesorů ARM

Dnes se již potřetí budeme zabývat popisem mikroprocesorů s architekturou ARM. Řekneme si další informace o jejich instrukční sadě, a to jak té původní RISCové sady, tak i instrukční sady Thumb, jenž byla později rozšířena takovým způsobem, aby bylo možné používat instrukce o variabilní šířce 16 a 32 bitů.

Pavel Tišnovský

20. 3. 2012 0:00
Doba čtení: 15 minut

Pohled programátora na mikroprocesory ARM

V dnešní části seriálu o architekturách počítačů budeme pokračovat v popisu RISCových mikroprocesorů s architekturou ARM. Především se seznámíme s instrukční sadou těchto mikroprocesorů, která se v několika ohledech odlišuje jak od CISCových mikroprocesorů, tak i od ostatních mikroprocesorů typu RISC.

Pavel Tišnovský

13. 3. 2012 0:00
Doba čtení: 17 minut

Mikroprocesory s architekturou ARM

Dnes se budeme zabývat popisem dalších typů mikroprocesorů patřících do rodiny RISC. Bude se jednat o mikroprocesory s architekturou ARM, které sice byly navrženy již v polovině osmdesátých let, ale to neznamená, že by se jednalo o zastaralou technologii – ve skutečnosti je tomu právě naopak.

Pavel Tišnovský

6. 3. 2012 0:00
Doba čtení: 15 minut

Debian koketuje s překladačem Clang

Téměř celý Debian je možné zkompilovat pomocí překladače Clang. Tak zní verdikt projektu, který běží na clang.debian.net a testuje možnosti Clangu, se kterým už si pohrává třeba FreeBSD. Současná situace je taková, že se s verzí 3.0 podařilo…

Petr Krčmář

29. 2. 2012 13:31 |

Free Pascal 2.6.0 potěší hlavně uživatele Applu

Vyšla nová verze Free Pascalu s označením 2.6.0. Mezi novinkami najdeme podporu pro Objective Pascal na všech Mac OS X a iOS zařízeních, pár vylepšení kompatibility s Delphi a podporu pro OpenGL 4.0. Více informací najdete v oznámení o vydání.

Adam Štrauch

12. 1. 2012 10:43 |

Výuka programování – nástroje pro ilustraci činnosti mikroprocesoru

Ve třinácté části seriálu o programovacích jazycích a prostředích určených pro výuku programování se budeme zabývat popisem nástrojů, které mohou pomoci vysvětlit činnost mikroprocesoru. Tyto nástroje jsou většinou založeny na imaginárním mikroprocesoru s jednoduchou a snadno pochopitelnou instrukční sadou.

Pavel Tišnovský

29. 11. 2011 0:00
Doba čtení: 20 minut

Instrukce typu SIMD na mikroprocesorech RISC (3.část - MIPS-3D a VIS)

Dnes se již potřetí budeme zabývat popisem instrukčních sad s „vektorovými“ instrukcemi SIMD, které jsou využívány na mikroprocesorech RISC. Zatímco minule jsme se zaměřili na popis instrukcí MAX-1 a MAX-2 používaných na procesorech PA-RISC, dnes se vrátíme k čipům MIPS i k procesorům SPARC.

Pavel Tišnovský

11. 10. 2011 0:00
Doba čtení: 16 minut

Instrukce typu SIMD na mikroprocesorech RISC (2. část)

V dnešní části seriálu o architekturách počítačů si popíšeme technologii MAX-1 a MAX-2 použitou u mikroprocesorů PA-RISC. Technologie MAX-1 je z historického hlediska důležitá, protože jde o první implementaci SIMD instrukcí na mikroprocesorech. V minulosti totiž byly SIMD instrukce doménou superpočítačů.

Pavel Tišnovský

4. 10. 2011 0:00
Doba čtení: 15 minut

Instrukce typu SIMD na mikroprocesorech RISC

V dnešní části seriálu o architekturách počítačů se seznámíme s instrukcemi typu SIMD využívanými v některých mikroprocesorech s architekturou RISC. Právě na těchto mikroprocesorech byly SIMD instrukce použity dříve, než vznikly dnes známější technologie MMX, 3DNow! a SSE/SSE2/SSE4 využívané na x86.

Pavel Tišnovský

27. 9. 2011 0:00
Doba čtení: 14 minut

SIMD instrukce v moderních mikroprocesorech řady x86 (3.část: SSE2)

V dnešní části seriálu o architekturách počítačů se zaměříme na popis technologie SSE2. Jedná se o rozšířenou instrukční sadu se SIMD instrukcemi určenou pro mikroprocesory řady x86. SSE2 byla postavena na instrukčních sadách MMX a SSE, jimiž jsme se zabývali v předchozích dvou částech tohoto seriálu.

Pavel Tišnovský

20. 9. 2011 0:00
Doba čtení: 15 minut

SIMD instrukce v moderních mikroprocesorech řady x86 (2.část: SSE)

V dnešní části seriálu o architekturách počítačů se budeme zabývat dalším rozšířením instrukční sady procesorů x86. Zaměříme se na instrukce SSE, které byly poprvé použity v mikroprocesorech Intel Pentium III a později se rozšířily na další čipy vyráběné firmou Intel i na procesory konkurenční AMD.

Pavel Tišnovský

13. 9. 2011 0:00
Doba čtení: 13 minut

SIMD instrukce využívané v moderních mikroprocesorech řady x86

V dnešní části seriálu o architekturách počítačů se budeme zabývat porovnáním instrukčních sad s instrukcemi typu SIMD, které jsou využívány i v moderních mikroprocesorech na platformě x86. Historicky první rozšiřující instrukční sadou je sada MMX firmy Intel a vylepšení 3DNow! od společnosti AMD.

Pavel Tišnovský

6. 9. 2011 0:00
Doba čtení: 20 minut

Vektorové procesory aneb další pokus o zvýšení výpočetního výkonu počítačů

V předchozí části seriálu o architekturách počítačů jsme si řekli základní informace o procesorech VLIW, u nichž se zvýšení výkonu provádělo díky instrukčním slovům obsahujícím větší množství operací. Opačná technologie je použita u vektorových procesorů, u nichž je každá instrukce prováděna nikoli s vektorem hodnot.

Pavel Tišnovský

25. 8. 2011 0:00
Doba čtení: 19 minut

Architektura VLIW aneb pokus o překonání problémů architektur CISC a RISC

V dnešní části seriálu o architekturách počítačů se zaměříme na popis mikroprocesorů VLIW (Very Long Instruction Word). Jedná se o procesory, které dokážou zpracovávat větší množství instrukcí paralelně, ovšem bez nutnosti používání složitých technologií využívaných v superskalárních mikroprocesorech RISC a CISC.

Pavel Tišnovský

16. 8. 2011 0:00
Doba čtení: 20 minut

Mikroprocesory s architekturou RISC - čipy Motorola řady 88000 (88k)

Dnes budeme zabývat další rodinou 32bitových mikroprocesorů s architekturou RISC. Jedná se o čipy Motorola řady 88000, které sice nebyly po komerční stránce tak úspěšné, jako například mikroprocesory MIPS, SPARC či PA-RISC, ovšem jejich návrh nepostrádal eleganci typickou i pro další čipy navržené v Motorole.

Pavel Tišnovský

2. 8. 2011 0:00
Doba čtení: 21 minut

Mikroprocesory s architekturou RISC - čipy AMD 29000 (29k)

V dnešní části seriálu o architekturách počítačů se po krátké odbočce do světa zásobníkových procesorů vrátíme zpět k mikroprocesorům s architekturou RISC. Kromě již popsaných „mikroprocesorových rodin“ MIPS, SPARC a PA-RISC totiž existují i další RISCové procesory. V minulosti se poměrně velké naděje vkládaly do procesorů AMD 29000 (29k), kterým se budeme věnovat nyní.

Pavel Tišnovský

26. 7. 2011 0:00
Doba čtení: 19 minut

Zásobníkové procesory jako alternativa k architekturám CISC a RISC? (dokončení)

V dnešní části seriálu o architekturách počítačů dokončíme popis zásobníkových procesorů. Popíšeme si rozdíly mezi instrukční pipeline použitou u architektury RISC a u zásobníkových procesorů. Taktéž si řekneme, proč je problematické na zásobníkových procesorech efektivně používat céčkové programy.

Pavel Tišnovský

19. 7. 2011 0:00
Doba čtení: 25 minut

Zásobníkové procesory jako alternativa k architekturám CISC a RISC?

V předcházejících sedmi částech seriálu o architekturách počítačů jsme se zabývali popisem mikroprocesorů s architekturou RISC, které byly postaveny na principech umožňujících v každém taktu dokončit (v ideálním případě) jednu instrukci, což představovalo značný rozdíl oproti procesorům s architekturou CISC. Ovšem kromě těchto dvou architektur se objevila ještě architektura třetí – zásobníkové procesory.

Pavel Tišnovský

12. 7. 2011 0:00
Doba čtení: 21 minut

Procesory RISC v pracovních stanicích a serverech - architektura PA-RISC

Dnes na chvíli odbočíme od popisu mikroprocesorů SPARC, protože se budeme zabývat 32bitovými a posléze i 64bitovými mikroprocesory PA-RISC navrženými a vyráběnými společností Hewlett-Packard. Tyto mikroprocesory mají několik vlastností společných s architekturou MIPS i mikroprocesory SPARC.

Pavel Tišnovský

28. 6. 2011 0:00
Doba čtení: 16 minut

Procesory RISC v pracovních stanicích a serverech - architektura SPARC V8 a V9

V dnešní části seriálu o architekturách počítačů budeme pokračovat v popisu RISCových procesorů SPARC. Zaměříme se především na architektury SPARC-V8 (rozšíření minule popsané SPARC-V7) a taktéž na architekturu SPARC-V9, v níž došlo mj. i k přechodu z 32bitové ALU a pracovních registrů na 64bitovou šířku zpracovávaných dat, což mělo poměrně velký význam především v oblasti výkonných serverů.

Pavel Tišnovský

21. 6. 2011 0:00
Doba čtení: 17 minut

Procesory RISC v pracovních stanicích a serverech - architektura SPARC (2)

V dnešní části seriálu o architekturách počítačů budeme pokračovat v popisu mikroprocesorů založených na architektuře SPARC v7. Zaměříme se především na instrukční soubor těchto procesorů, způsob využití jejich sady pracovních registrů i na některé zvláštnosti v samotné konstrukci těchto čipů.

Pavel Tišnovský

14. 6. 2011 0:00
Doba čtení: 17 minut

Procesory s architekturou RISC v pracovních stanicích a serverech

V dnešní části seriálu o architekturách počítačů si popíšeme vybrané mikroprocesory s architekturou RISC, které byly použity v některých známých i méně známých pracovních stanicích a serverech. Podívám se na mikroprocesory řady MIPS R2000 a R3000, SPARC a PA-RISC a později na Alpha, POWER, PowerPC a Cell.

Pavel Tišnovský

31. 5. 2011 0:00
Doba čtení: 19 minut

Mikroprocesory s architekturou RISC I

V dnešní části seriálu o architekturách počítačů navážeme na část předchozí, v níž jsme si vysvětlili principy, na nichž jsou postaveny procesory s architekturou RISC. Dnes si popíšeme architekturu mikroprocesorů, která dala celému směru vývoje těchto čipů jméno – mikroprocesory s architekturou RISC I.

Pavel Tišnovský

24. 5. 2011 0:00
Doba čtení: 16 minut