Hlavní navigace

Kompilery a procesory

Vše pro to, abyste zkompilovali svá dílka do spustitelné podoby.

Mikroprocesory a mikrořadiče s instrukční sadou SuperH (SH)

Je možné pozorovat rostoucí oblibu mikrořadičů s plně 32bitovými ALU. Kromě ARM (Cortex-M) či MIPS se zejména v průmyslu setkáme i s mikrořadiči s instrukčními sadami SuperH (SH-2, SH-2A, SH-4).

Pavel Tišnovský

8. 9. 2016 0:00
Doba čtení: 17 minut

RISCová architektura PowerPC: AltiVec a operace s vektory

Prakticky u všech RISCových architektur nalezneme rozšíření instrukční sady určená pro operace s vektory dat. Podobná rozšíření najdeme i u PowerPC: AltiVec, Velocity Engine či Vector Multimedia Extension.

Pavel Tišnovský

6. 9. 2016 0:00
Doba čtení: 20 minut

RISCová architektura PowerPC: matematický koprocesor

Třetí a současně i poslední část článku o mikroprocesorech s architekturou PowerPC je věnována popisu instrukcí používaných při práci s numerickými hodnotami s plovoucí řádovou čárkou (floating point).

Pavel Tišnovský

23. 8. 2016 0:00
Doba čtení: 16 minut

Nové CPU od AMD Zen bude rychlejší než Brodawell-E, ale bude až příští rok

AMD v San Francisku odhalilo více detailů o svém novém CPU Zen. Vzorek „Summit Ridge“ (8 jader, 16 vláken) překonal v renderovacím testu v Blenderu Broadwell-E se stejným počtem jader a frekvencí. Výsledku bylo dosaženo zřejmě zvýšením počtu…

Jan Fikar

18. 8. 2016 16:12 |

RISCová architektura PowerPC (pokračování)

Ve druhé části článku o RISCové architektuře PowerPC nejprve dokončíme popis modulu určeného pro provádění podmíněných i nepodmíněných skoků a následně se zaměříme na celočíselné instrukce prováděné v aritmeticko-logické jednotce.

Pavel Tišnovský

16. 8. 2016 0:00
Doba čtení: 15 minut

RISCová architektura PowerPC

Jednou z posledních rozšířených a stále používaných RISCových architektur, kterou jsme si (alespoň prozatím) nepopsali, je architektura PowerPC. Dnes se seznámíme s jejími základními vlastnostmi.

Pavel Tišnovský

4. 8. 2016 0:00
Doba čtení: 14 minut

Intel zatím nemá v plánu linuxový ovladač pro Turbo Boost Max 3.0

Turbo Boost Max 3.0 byl uveden před nedávnem v procesorech Broadwell-E. Na rozdíl od staršího Turbo Boost 2.0, kde frekvence ovládal přímo HW, bude potřebovat podporu OS. Intel však zatím nemá v plánu linuxový ovladač. Ovladač ve Windows zřejmě jen…

Jan Fikar

14. 6. 2016 9:07 |

Intel uvedl Broadwell-E s šesti až deseti jádry pro výkonné desktopy

Intel uvedl Broadwell-E (Extreme) s šesti až deseti jádry pro výkonné desktopy. Procesory pracují na frekvencích 3,0–3,6 GHz a podporují paměť DDR4–2400, kdežto Skylake pouze DDR4–2133. Procesory mají TDP 140W a podporují nový Turbo Boost Max 3.0…

Jan Fikar

31. 5. 2016 14:44 |

Vylepšená spotřeba Haswell, Broadwell a Skylake S a U

Matthew Garrett vydal patche pro jádra 4.5 a 4.6, které nastavují řízení spotřeby SATA na „firmware“. Řízení spotřeby SATA má samo o sobě malý vliv na spotřebu, ovšem špatné nastavení zabraňuje některým procesorům hlubší spánek než PC3. Pokud máte…

Jan Fikar

19. 4. 2016 9:40 |

Matthew Garret doporučuje nekupovat mobilní Skylake kvůli špatnému power managementu

Známý jaderný vývojář Matthew Garret doporučuje na svém blogu nekupovat mobilní Skylake kvůli špatnému power managementu. Podle jeho slov se v Linuxu využije pouze úroveň usnutí procesoru PC3 i když Skylake podporuje až úroveň PC8. Odhaduje, že…

Jan Fikar

14. 4. 2016 16:01 |

Zamrzání Linuxu s Intel Bay Trail

Někteří uživatelé procesoru Intel Bay Trail (a částečně i Braswell) narážejí na nepříjemné a náhodné zamrzání systému v X11 s jádrem novějším než 3.16. Proto byla v lednu 2015 otevřena chyba v ovladači i915 na FreeDesktop.org. Provizorním řešením…

Jan Fikar

10. 3. 2016 15:00 |

Ruský All-in-One PC s Linuxem a MIPS

Ruská společnost T-Platforms vyvinula All-in-One počítač s procesorem Baikal-T1, který se vyrábí rovněž v Rusku. SoC má 2 jádra a je založen na licencované 32 bitové architektuře MIPS. Jako operační systém je instalován Debian 8. Vzhledem ke…

ByCzech

8. 3. 2016 14:50 |

Architektura mikrořadičů s jádry ARM Cortex-M4

Pátý článek o mikrořadičích založených na RISCových jádrech s architekturou ARM je věnován popisu řady Cortex-M4(F). Čipy obsahující tato jádra se podobají již dříve popsaným jádrům Cortex-M3, ovšem ve skutečnosti mají mnoho společného i s minule popsanými nejvýkonnějšími mikrořadiči Cortex-M7.

Pavel Tišnovský

19. 1. 2016 0:00
Doba čtení: 21 minut

Skylake bude mít podporu ve Windows 7 a 8.1 jen 18 měsíců

Microsoft oznámil, že nový procesor Intel Skylake bude podporován ve Windows 7 a Windows 8.1 už jen 18 měsíců, tedy do 17. července 2017. Poté budou dostupné jen některé záplaty a uživatelé se Skylake budou muset přejít na Windows 10. Přitom…

Jan Fikar

18. 1. 2016 11:27 |

Procesory Intel Skylake obsahují chybu způsobující zamrznutí při komplexní zátěži

Intel potvrdil, že jeho procesory Skylake obsahují chybu způsobující zamrznutí při zátěži v programu Prime95, který se často používá ke zjištění stability systému jak v Linuxu tak i ve Windows a je vytvořen projektem GIMPS (Great Internet Mersene…

Jan Fikar

12. 1. 2016 12:45 |

RISCové mikroprocesory s komprimovanými instrukčními sadami (2)

V předchozí části článku o mikroprocesorech s RISCovou architekturou jsme si uvedli důvody, které vedly návrháře RISCových procesorů k zavedení takzvaných „komprimovaných“ instrukcí. Kromě minule popsané sady MIPS16e samozřejmě existují i sady další, především pak RVC (RISC-V „C“).

Pavel Tišnovský

22. 12. 2015 0:00
Doba čtení: 21 minut

RISCové mikroprocesory s komprimovanými instrukčními sadami

Při popisu mikroprocesorů s RISCovou architekturou jsme se již zmínili o použití těchto čipů v mikrořadičích či SoC, což je oblast, pro kterou původní RISCy nebyly navrženy. A právě v této oblasti se ukazuje, jak může být výhodné používat instrukční sady s kratšími „komprimovanými“ instrukcemi.

Pavel Tišnovský

15. 12. 2015 0:00
Doba čtení: 19 minut

Srovnání výkonu na watt: Rapberry Pi 2, Zero a staré Pentium 4

Zajímavé srovnání výkonu na watt vyšlo na serveru Phoronix. Srovnávají Rapberry Pi 2, Raspberry Zero a stará Pentia 4 (Pentium 4 C 2,8 GHz, 70 W TDP a Celeron D 320 2,4 GHz 73 W TDP). V testu x264 komprese je výkon Raspberry Pi 2 srovnatelný se…

Jan Fikar

8. 12. 2015 16:21 |

LLVM vyvíjí nový linker lld

Projekt LLVM několik měsíců vyvíjel podporu ELF v linkeru lld. Včera bylo na jejich blogu zveřejněno, že lld už umí linkovat LLVM, Clang a projde všechny testy na x86–64 Linuxu i FreeBSD s rychlostí očekávanou od projektu LLVM. ELF část lld je…

Jan Fikar

1. 12. 2015 8:36 |

Instrukční sady procesorových jader s otevřenou architekturou RISC-V (dokončení)

Dnes dokončíme popis instrukčních sad rozšiřujících základní 32bitovou instrukční sadu RV32I. Seznámíme se s rozšířením „D“ (operace s čísly double), „Q“ (čísla se čtyřnásobnou přesností), „A“ (atomické operace), 64bitovou instrukční sadou i s rozšířením „C“ (komprimované instrukce).

Pavel Tišnovský

26. 11. 2015 0:00
Doba čtení: 19 minut

Google vydal Android Studio 2.0 Preview

Google včera vydal preview verzi vývojového prostředí Android Studio 2.0, založeného na IntelliJ IDEA. Mezi nové vlastnosti patří GPU profiler, který umožní vývojářům prohlížet graficky náročné aplikace po jednotlivých snímcích. Dále přibylo…

Jan Fikar

24. 11. 2015 11:12 |

Google CUDA kompiler GPUCC

Google pracuje na CUDA open source kompileru GPUCC, postavenému na LLVM. Přitom má vytvářet lepší kód než kompiler NVCC od společnosti NVIDIA. GPUCC je až o 51% rychlejší než NVCC v interních testech, dosahuje podobných výsledků v open source…

Jan Fikar

17. 11. 2015 10:03 |

Rozšíření instrukční sady procesorových jader s otevřenou architekturou RISC-V

V dnešní části článku o otevřené architektuře RISCových jader RISC-V nejprve dokončíme popis základní instrukční sady nazvané RV32I a posléze se zaměříme na některá důležitá rozšíření této instrukční sady. Bude se jednat například o instrukce pro násobení a dělení a samozřejmě i o instrukce matematického koprocesoru.

Pavel Tišnovský

12. 11. 2015 0:00
Doba čtení: 16 minut

Instrukční sada procesorových jader s otevřenou architekturou RISC-V

Navážeme na předchozí článek, v němž jsme se seznámili se základními vlastnosti otevřených RISCových procesorových jader OpenRISC a RISC-V. Popíšeme si instrukční sadu RV32I, která je určena pro 32bitové čipy s jádry RISC-V. Je navržena velmi elegantně a navíc její tvůrci dobře vysvětlují všechna svá rozhodnutí.

Pavel Tišnovský

5. 11. 2015 0:00
Doba čtení: 16 minut

DDMD: kompilátor jazyka D v jazyce D

Byla vydána nová verze (2.069.0) kompilátoru pro programovací jazyk D. Nejzajímavější novinkou v tomto referenčním kompilátoru je přepsáni frontend části z jazyka C++ do D. Dále byla přidána podpora pro spolupráci s kódem napsaném v jazyce…

Kozzi

4. 11. 2015 19:12 |

Otevřené RISCové architektury OpenRISC a RISC-V

Ve světě open-source hardware (OSH) se již poměrně dlouho rozvíjí dva velmi zajímavé projekty. Jedná se o otevřené RISCové architektury nazvané OpenRISC a RISC-V. Dnes se seznámíme jak s prvním zmíněným projektem používajícím licence GPL a LGPL, tak i s projektem RISC-V, který je mnohem promyšlenější.

Pavel Tišnovský

29. 10. 2015 0:00
Doba čtení: 21 minut

Použití mikrořadičů s jádrem Cortex-M na reálných čipech

Na předchozí články, v nichž jsme si popsali základní vlastnosti jader Cortex-M, navážeme článkem dnešním, v němž se budeme věnovat stručnému popisu vlastností některých reálných čipů, které tato jádra obsahují. Začneme samozřejmě těmi čipy, v nichž je použito jádro Cortex-M0 či novější Cortex-M0+.

Pavel Tišnovský

23. 10. 2015 0:00
Doba čtení: 16 minut

Nejvýkonnější MCU aneb architektura mikrořadičů s jádry ARM Cortex-M7

Třetí článek o mikrořadičích s architekturou ARM je věnován nejvýkonnějším jádrům, která jsou v současnosti v této oblasti nabízena. Jedná se o jádra s názvem Cortex-M7. Čipy s těmito jádry se v mnoha ohledech odlišují od již popsaných čipů založených na Cortex-M0, Cortex-M0+ a Cortex-M3.

Pavel Tišnovský

15. 10. 2015 9:30
Doba čtení: 16 minut

Architektura mikrořadičů s jádry ARM Cortex-M3

Na článek z předchozího týdne, v němž jsme si popsali nejmenší jádra ARM s názvem Cortex-M0 a Cortex-M0+, navážeme článkem dnešním, který je věnován výkonnějším mikroprocesorovým a mikrořadičovým jádrům. Ta nesou označení Cortex-M3 a nalezneme je například v čipu, který pohání populární Arduino Due.

Pavel Tišnovský

6. 10. 2015 0:00
Doba čtení: 19 minut

Architektura mikrořadičů s jádry ARM Cortex-M0 a ARM Cortex-M0+

Přibližně před pěti lety došlo na trhu s mikrořadiči k poměrně významné události: obrat z prodejů 32bitových mikrořadičů přesáhl obrat dosahovaný u mikrořadičů osmibitových (PIC, řada 51, Atmel AVR). Nezanedbatelný podíl zde mají jádra ARM Cortex-M0 a Cortex-M0+, jejichž architekturu si dnes popíšeme.

Pavel Tišnovský

1. 10. 2015 0:00
Doba čtení: 16 minut