Vlákno názorů k článku Vyrovnávací paměti a optimalizace programů od Ondrej 'SanTiago' Zajicek - V uvadenem prikladu s dvojrozmernym pristupem do pole...
-
Ondrej 'SanTiago' Zajicek (neregistrovaný)V uvadenem prikladu s dvojrozmernym pristupem do pole je sirka pole mocnina dvojky. Mam zkusenost, ze pri takove sirce je pruchod 'po sloupcich' vyrazne pomalejsi, nez kdyz je sirka obecna - zrejme dochazi k spatnemu vyuziti cache kvuli neuplne asociativite cache.
Jinak vyborny clanek o vlivu pameti na program je tento: http://lwn.net/Articles/250967/ -
Rejpal (neregistrovaný)Něco na tenhle způsob? ;-)
array size bytes t1 t2 delta t 512 x 512 1048576 0.090 2.750 2.660 2955.6% 513 x 513 1052676 0.090 0.130 0.040 44.4% 1024 x 1024 4194304 0.360 11.630 11.270 3130.6% 1025 x 1025 4202500 0.390 2.030 1.640 420.5% 2048 x 2048 16777216 1.460 49.190 47.730 3269.2% 2049 x 2049 16793604 1.490 11.750 10.260 688.6%
-
Pavel TišnovskýZlatý podporovateljj, 2-way nebo 4-way asociativni cache. Sel jsi jeste do vyssich velikosti pole? Potom se to IMHO srovna (ve chvili, kdy se do cache nevejde ani cely radek tabulky). -
Pavel Tišnovský (neregistrovaný)Teď večer už mi to nemyslí, ale mám pocit, že pro 4-way asociativní cahce by mělo stačit pole s pěti řádky a počtem sloupců odpovídající počtu bloků/4. Protože po přístupu na pátý řádek v jednom sloupci se ti vyhodí ten první (u délky řádku=mocnině 2), pro jednu adresu se stejným zbytkem po modulo 2^x jsou vyhrazeny maximálně 4 bloky. Ale možná kecám, musím si to nakreslit :-)
-
Pavel Tišnovský (neregistrovaný)Ano to je pravda, právě díky 2-way nebo 4-way asociativitě cache. Kdyby byla plně asociativní (což, pokud vím, v dnešních PC není), tak by ten rozdíl nebyl tak velký.
S rostoucí velikostí pole se to vyrovná, v limitě pak bude poměr v rychlostech čtení/zápisu roven poměru sizeof(velikost bloku v cache)/sizeof(int), lepší to nikdy nebude. Samozřejmě ten program ještě dělá násobení, inkrementace čítačů a podmíněné skoky, to reálný poměr může snížit (ostatně násobení jsem mohl oddělat a zvyšovat jeden čítač o width, ovšem trošku by se ten program zneprůhlednil). -
Ako som už skôr uviedol, v minuloročnom procesore sú obi2 L1 cache 8-way a L2 cache je 16-way associative
I-cache: 32Kb, 8-way, 64 bytes per line
D-cache: 32Kb, 8-way, 64 bytes per line
S-cache: 4096Kb, 16-way, 64 bytes per line
http://alasir.com/software/cpuinfo/index.html -
Pavel Tišnovský (neregistrovaný)Na druhou stranu je 64 bytů na blok 2x víc, než u 2-4-way asociativních cache, to taky na rychlosti v tomto případě nepřidá. Ale musím uznat, že je to technologická bomba - udělat při takové rychlosti 8-way asociativní cache, ono totiž zajištění oné asociativity chce docela dost logiky okolo a ta musí být setsakramentsky rychlá, když L1 cache jede na tak vysokých frekvencích.
