Vlákno názorů k článku
AMD představilo serverové CPU Naples se 32 jádry od gngl - A co to je ten "Xeon E5 V4"?...

Tak jsem to pohledal, ať nevaříme z vody... Dle tohoto materiálu http://www.agner.org/optimize/instruction_tables.pdf instrukce VMOVNTDQ (AVX2) má latenci okolo 400 cyklů. Jsou další instrukce z AVX2 sady, které mají latenci v jednotkách cyklů. Jak je na tom RyZEN jsem nikde nenašel, ani to, že by ty operace měly být 2× pomalejší než u Intel CPU. Máte někdo nějaký zdroj s průkaznými informacemi?

Já o typickém workloadu nic v původním příspěvku nepsal, psal jsem některé i několik set cyklů, což je očividně pravda.

jedna má latenci několik set, asi ji ani žádný kompilátor nepoužívá. většina má na intelu latenci 1 na zenu bude mít 2

Bude mít? Jakože zatím nemá? :-D

Ty latence jsou dle toho odkazovaného materiálu minimální možné, mohou být za běhu větší. Např. cache miss atd.
Další info co jsem našel je, že Intel při vykonávání AVX kódu throttluje.
Pořád mám dojem, že porovnávat to na základě jedné hodnoty u těchto rozdílných architektur je k ničemu. Je třeba udělat průkazné testy vykonávání reálného kódu. Benchmarky např. u již zmíněného Blenderu, Handbraku, ale také dalších napovídají, že to bude jinak.
Připomíná mi to jako když někdo začne porovnávat obsah motoru a přitom tahle hodnota nic nevypovídá o výkonu a dokonce ani výkon samotný nic nevypovídá, protože daleko více vypovídající je výkon vztažený na hmotnost.
Jsem hodně zvědavý, jak si v tom RyZEN povede, konkurence tu velmi chyběla.

Takže jestli to chápu správně, tak RyZENu trvá naládování AVX2 instrukce do vektorové jednotky 2 cykly (po 128 bitech) a to samé uložení výsledku, ale o tom, kolik která instrukce trvá cyklů se tam nepíše. Takže pokud budu předpokládat, že to trvá stejně jako u Intelu (dle Petra výše), který průměrně vykonává AVX2 instrukce 10-20 cyklů, tak to u RyZENu bude trvat 12-22 cyklů? Což je o 10-20 % déle nikoli +100 %?

Je nějaký materiál, jak to má RyZEN? Protože bez těchto informací je zmínka o dvou cyklech pro load/store pro vektorovou jednotku s informační hodnotou 0, vzhledem ke zcela odlišné vnitřní architektuře procesoru. Core i* a RyZEN jsou IMO na takové, z kontextu vytržené srovnání jedné hodnoty příliš rozdílné.

Koukám na to, ale instrukcí AVX2, které trvají dvakrát déle zas tolik není, častěji to je méně, často stejně a jindy to je i opačně, kdy Intel má latenci výrazně vyšší. Zajímavá je také propustnost. Takže mi to spíše přijde jako zmiňovaný rozdíl architektur. Když k tomu připočtu řídkost AVX2 instrukcí, vykonávání instrukcí mimo pořadí..., dopadá to v reálu tak, jak to ukazují benchmarky reálných aplikací. Zajímavé.
U AVX a ostatních instrukcí je to úplně jinak.
Opravdu klobouk dolů před AMD, co v těžkých podmínkách dokázalo. I při horším výrobním procesu, v první 14 nm generaci oproti již vyladěnému výrobnímu procesu Intelu v několikeré generaci.
Každopádně pomalejší vykonávání AVX2 instrukcí mi přijde jako zajímavá výkonnostní rezerva pro budoucí generace Zen architektury.
Moc díky za zdroj, hodně zajímavé čtení :-)