Vlákno názorů k článku
Intel představuje architekturu Lunar Lake s pamětí integrovanou v procesoru od Izak - Doufam ze to bude ECC - bohuzel to...

Doufam ze to bude ECC - bohuzel to zvysi kazivaost, co odchazi nejvice, SSD a pak RAM ... tedy kupa vadnych CPU, diky vadne RAM v nem, mhhh --- mozna se zase oprasi linuxovy patch, ktery umi premaovat RAM a preskocit tak vadne bloky v ni.

Jak se to liší od situace, kdy máš RAM naletovanou na základovce? Jediné, co mne napadá, je větší teplotní namáhání.

Ten svab je mozne porad vymenit.

To samozřejmě... Stejně jako ten celý procesor. Ale je reálné to dělat (ano, je, vím to, ale viz další...)? Jsou ty paměťové čipy dostatečně dostupné? Vyplatí se to? V reálu je snazší vyměnit celou základovku (pokud tam není naletované i úložiště).

Aby bylo jasno, já to neobhajuji. Sám si vyberu zařízení, kde je toto všechno jako vyměnitelný modul. Jen chci poukázat na to, že se to moc neliší od dnes už běžné praxe - jen se ten paměťový čip přesunul blíže k CPU. Možná se ukáže jako možné přeletovat ty paměťové moduly i na tom CPU...

Je důležité si uvědomit, že tu máme sakra rozdíl mezi paměťovými moduly z dob 10, 15 let zpět a dnes. Pracují na jiných frekvencích a napětích, takže fyzická forma sběrnice mezi CPU a RAM je mnohem náročnější a náchylnější na chyby v přenosu. A i ten slot pro paměťový modul může způsobit veliké problémy (parazitní kapacity, svody, přeslechy...), takže tu balancujeme mezi udržitelnou/o­pakovatelnou spolehlivostí (přenosu), růstem propustnosti a modularitou. Pokud chceme zachovat všechny tyto parametry, bude třeba za to zaplatit, protože prostě roste náročnost řešení. Toto je důvod proč většina sběrnic přešla z paralelního přenosu na sériový - máš mnohem méně datových drah, které potřebuješ udržet synchronizované.

Není v DDR5 nějaké základní ECC už by default?

Není tam skutečné ECC, ale jen on-chip ECC, takže pokud nastane bitflip v modulu, dokáže si sám opravit a poslat správná data, ale procesor se o tom nedozví, narozdíl od skutečného ECC. (Ale dělají se i ddr5 ecc), které mají extra linku pro ECC data, která pošlou procesoru, který na to může reagovat, případně opracit chybu pokud by nastala při přenosu mezi modulem a CPU.