Názory k článku
QtRvSim 0.9.6: nově již plná RISC-V RV32IMA/RV64IMA ISA a podpora přerušení

19. 12. 2023 14:29

Maor

Prosím, zakažte na školách používat VHDL.
Absolventi pak vylezou a ani neví co je SystemVerilog.
- Skok na další nový názor. K navigaci lze použít i klávesy N pro následující a P pro předchozí nový názor
19. 12. 2023 18:48

Pavel Píša

Tak celkem často podnikáme s Evropskou Vesmírnou Agenturou a tam je stejně jako u armády USA VHDL často požadavkem. Osobně z pohledu striktnější typové kontroly a již mnoho let podporovaných strukturovaných signálů atd. mám také VHDL raději a GHDL je také proti open-source Verilogovým nástrojům výkonnější. V GtkWave pak jsou strukturované signály a symbolické stavy signálů z GHDL také napřed.

Ale ano, v současné době System Verilog začíná celkem slušně podporovat Verilátor. Jinak protože Verilog je pro mnoho studentů díky větší podobnosti s programovacím jazykem přístupnější, tak v rámci Pokročilých architektur počítačů nabízím jako default Icarus Verilog a nyní i System Verilog a Verilátor... Kdo má zájem, tak může zkoušet VHDL, měli jsme i RISC-V v Amaranth i v nMigen.

RVapo je zrovna VHDL a strukturovaností vyšel návrh velmi pěkně.

Dále u nás najdete