S tím se musí počítat.
Ale jsem přesvědčen, že kdyby se nějaká velká firma (čti AMD nebo alespoň VIA) pustila do vývoje takového čipu, pak by byla poměrně velká naděje, že by vznikl.
Problém je spíše podpora OS (asi by se tak neprodával jako x86 procesory).
Musel by mu pomoci buď Google nebo Amazon, které by je dávaly do svých farem...
CISC... x86/amd64 je v křemíku RISC. Na tom běží mikrokód, a ten teprve tu širší CISC emuluje. Rozdíl je tedy jen v dělbě práce - co na ARMu musí dělat kompilátor, to na Intelu proběhne až v mikrokódu.
Nemyslím, že tady je velký prostor k nějakému zrychlení, maximálně se zpřístupní víc optimalizací, které JIT v mikrokódu nemůže dělat, protože nemá tolik informací, co kompilátor.
Vykonavani v jednom taktu je "imaginarni" predstava o RISC (vs CISC). Typicky pseudoformat velice primitivni instrukce je:
DST := SRC1 OP SRC2
Takze se musi ziskat 2 zdrojove operandy (at uz z registru, z pameti, z instrukce samotne), provest operace, a pak zapsat vysledek (do registru, ci pameti).
Tohle je rozlozeno v case - do minimalne 5-ti taktu v pipeline - viz https://en.wikipedia.org/wiki/Classic_RISC_pipeline
O pipeline vím, ale domnívám se, že některé CISC instrukce se musí dekódovat na více po sobě jdoucích RISC instrukcí.
Což, předpokládám, potřebuje více inteligence procesoru (minimálně nějaký speciální "překladový" procesor, do kterého se sype mikrokód, scheduler, optimalizátor...) a tedy zase více křemíku...
Mohl by být určitě menší (méně mm² na jádro), díky čemuž by šlo snadněji vyrábět CPU s velkým počtem jader. Ostatně přesně takto se používají jádra ARM Cortex — např. komplex čtyř populárních A53 syntetizovaný 16nm technologií zabírá 8.4 mm², zatímco jeden core complex AMD Zen2 (také 4 jádra) zabere 31.3 mm², přestože je syntetizován mnohem jemnější 7nm technologií.