A mame zde porovnani, kolik ze maji tyhle architektury TLB ?
podle tohoto to vypada ze ARMy maji znacne omezenejsi pocet polozek v TLB, takze je tam pak vetsi miss-rate a nizsi vykon.. ktery se snazi napravit tou vetsi strankou, nez vetsim poctem TLB.
https://github.com/lgeek/arm_tlb_huge_pages
vs napr. x86, kde je 1536 zaznamu v STLB pro 4K/2M (a dalsi pro instrukce/data), napr. pro instrukce je v x86 tak 128 zaznamu, na armu 32-48 jenom.
No zas tak malé to na ARM není, třeba Cortex-A76 (RPi5) říká STBL 1280-entry 5-way set associative.
https://en.wikichip.org/wiki/arm_holdings/microarchitectures/cortex-a76#Memory_Hierarchy