IBM skusalo pumpovat vodu priamo do procesora:
http://www.tomshardware.com/news/IBm-research,5604.html
Ale myslim si, ze sa najdu aj ine techniky na odvod tepla. Pripadne mozu navrhnut architekturu, aby to tak nehrialo.
CMOS hřeje při přepnutí stavu. V klidu je spotřeba (a tím i výkon) 00 nic. Takže vrstvy se používají třeba u PLD - vespod buňky, nad nima propojovací matice, která je v době běhu statická. Když se vhodně nakombinuje zatížení jako u PLD, kde jsou v horní vrstvě staticky sepnutý tranzistory, LUT a paměť pod tím... :)
Ale třeba přijdou s tím, že udělají N-MOS, nad posledním metalem hodí polySi, pak SiO2 a epitaxní N-Si jako hradlo P-MOS, líp to rozvede napájení a ušetří se nějaký prostor (netřeba vytvářet a propojovat N-Welly). Nechám se překvapit.
Nebo rovnou chladící součástka, ve formě speciální polovodičové vrstvy s více děrami, než elektrony, teplo vybudí elektron, který je okamžitě zachycen dírou, děr je mnohonásobně více, takže žádný proud neteče, protože porucha se nešíří. Excitace elektronu v tom novém materiálu by musela být energeticky náročnější, než jeho zachycení dírou, aby se část tepla spotřebovala, statisticky by počet děr musel neustále řádově převyšovat počet volných elektronů. :-))))
Ajéje, Ivanovo moudro do kamene v lebce tesaný...
Dneska je nejpoužívanější technologie CMOS. Ta používá tranzistory NMOS i PMOS. Podle substrátu se ale dá vyrobit jenom jeden typ, u substrátu P NMOSy a naopak. Takže se v substrátu P udělají jámy N a u N jámy P. A v nich opačný tranzistory.
Technologicky se jáma dělá jako první difúze nebo iontová implementace postě tak, že se o několik řádů přestřelí hladina donorů/akceptorů a co je v základním substrátu jako majoritní nosič, stane se minoritním a naopak. Takže už dneska je tímto způsobem dělaná polovička tranzistorů v procesoru. A trik s vyšší dotací je starý jako planární metoda sama, ostatně u bipolární technologie bys takto vytvořil bázovou oblast tranzistoru NPN.
Nechdeš raděj trousit ekonomický moudra? Tam se zasměje víc lidí.
Ano, máte pravdu, dokonce je na to i US patent - https://www.google.com/patents/US5895964
Ono nejde ani tak moc o masky, ale o to, že v každým technologickým kroku je určitá pravděpodobnost chyby a pravděpodobnosti se násobí, takže klesá výtěžnost. A na potvoru je potřeba pro další vrstvy epitaxní růst, takže waffer tráví v pecích minimálně o týden-dva dýl. Pokud se dostanou do bodu, kdy výroba trvá dvojnásobek času a energie a je poloviční výtěžnost, je to čtyřnásobná pálka. Oproti tomu zvětšení čipu o polovinu by zachovalo náklady na jeho výrobu (při stejné technologii) a výtěžnost spadla třeba o 20%. proto se investuje spíš do menších pouzder jako WLP nebo CSP, než do zmenšování brouků.
Ostatně u analogu už technologie pod 180um nedávají moc smysl... A nejenom číslicovkou živ je systém.
Mozna najde. A pak budeme mit CPU na ftekvencich v THz, s aspon 64 jadry, vykon dnes zcela nepredstavitelny. Ovsem k tomu treba holograficke 3D displaye a UI s 3D animacemi a desne cool efekty. OS a aplikace budou mit uz tolik uzitecnych ficur, ze tistena dokumentace by zabrala 25m v knihovne. Widle 2050 zaberou pouhych 90 TB na disku, MS Office s 3D Ribbonem jen 40 TB. Vysledkem bude, ze pocitace budou pri tom desnem vykonu stale stejne pomale, jako dnes.
Podívej se na datasheet od svýho grafickýho čipu, kolik má renderovacích jader. Každý z nich je fakticky CPU (ALU + řadič)... Pravda, v THz to není, ale obvykle jich na jednom křemíku bývají stovky.
A to jsi ještě neviděl, co všechno se dá poslepovat v nějakým větším FPGAčku...
Podívej se na datasheet od svýho grafickýho čipu, kolik má renderovacích jader. Každý z nich je fakticky CPU (ALU + řadič)... Pravda, v THz to není, ale obvykle jich na jednom křemíku bývají stovky.
CPU to mozna je fakticky, ale s k CPU to ma prece jen daleko. Ta jadra jsou jednodussi a specializovana na urcite typy operaci. Kdyby tomu tak nebylo, uz by na tom davno behaly operacni systemy a CPU by slouzilo vicemene pouze jako zavadec. V praxi ale nektere GPU pouzivaji jen jako vypocetni farmu.