Vlákno názorů k článku
TSMC představil výrobní proces N4P, čipy budou menší, výkonnější, úspornější i levnější od Uncaught ReferenceError: - označování výrobního procesu jako "Xnm" je největší lež...

označování výrobního procesu jako "Xnm" je největší lež posledních let, tohle označení nemá nic společného s fyzickou velikostí, prostě od nějakých 20nm to generačně snižují bez ohledu na skutečné rozměry. Vítám tedy N5, N4P a bylo by lepší je používat častěji.

Jo to je fakt mnohem lepší. Když napsali 5nm, tak si člověk řekl "Ok?" a něco si pod tím představil, ale když napíšou N4P, tak člověk, co to vidí poprvé, si řekne tak maximálně "WTF?".

a na co ti ne představa, která neodpovídá realitě? Snad žádný rozměr neodpovídá 5nm, je to jenom číslo. Tady to je třeba rozebrané podrobně https://semiwiki.com/semiconductor-manufacturers/tsmc/282339-tsmc-unveils-details-of-5nm-cmos-production-technology-platform-featuring-euv-and-high-mobility-channel-finfets-at-iedm2019/

I v českých médiích pak proběhlo srovnání velikostí Intelovského 14nm a TSMC 7nm https://www.svethardware.cz/14nm-vs-7nm-procesory-intel-a-amd-pod-elektronovym-mikroskopem/53146, kupodivu ono to je skoro stejně velké...

Není náhodou až 10 nm od Intelu stejně velké jako 7 nm od TSMC? Jinak výborná otázka, je mi to na nic. Jen N4P je mi na nic trochu víc. Ideální by byla hustota tranzistorů.

jj, tzv. Intel 10nm (aneb 10nm++ či Intel 10nm superfin) výrobní proces použitý s Intel Tiger Lake se často porovnává právě s TSMC N5P (tj. druhá generace tzv. 5nm). Teď by měl přijít Intel 7 (aka 10nm enhanced superfin) s Alder Lake, tam bude posun zase o kousek dál, možná k TSMC N4. Následovat má Intel 4 (7nm).

Těžko se to ale srovnává, oba již jedou na FinFET, používají EUV a spousty jiných vylepšení, ale procesy to nejsou přímo srovnatelné. Ze snímků pod mikroskopem lze odhadovat, že velikostně a densitou jsou na tom podobně, Intel má vyšší spotřebu, ale to je také dáno tím, že dělá trochu jiná jádra. TSMC každopádně objednává daleko více EUV strojů, to ale zase může být dáno tím, že má daleko vyšší výrobní kapacitu.

Z původního ploché struktury jsou dnes již vrstvené 3D struktury (TSMC N3 jich mají třeba 14), používají se FinFET a celé to je hodně prostorové, velikost transistoru se tedy velice složitě počítá, stejně tak i velikost mezi nimi. To se dalo ještě s MOSFET, ale od nějakých 14nm s nástupem 3D transistorů a vrstvení to je problém, proto mi ani nedává smysl používat velikostní označení, stejně již nenese žádnou informaci, je to pouze se snižující číslo.