Vlákno názorů k článku
Western Digital může uvést PLC SSD už v roce 2025 od Bez Podezdívky - Zatímco samotný přechod od QLC k PLC tedy...

Zatímco samotný přechod od QLC k PLC tedy potenciálně zvýší kapacitu při jinak totožné výrobě (už jen) o 25 %, bude zde další pokles životnosti.

Tohle asi úplně nechápu. Pokud do buňky přidám další bit, měla by se kapacita zdvojnásobit, ne (16 -> 32 stavů)? Nebo jsem přehlédl něco podstatného?

V odkazovanem clanku je:
"The incremental gain is not quite as much when we are going from 4 to 5 bits on the same cell, so you are getting [25%]," said Sivaram. "To get that gain you are sacrificing a lot, you need additional redundancy, additional ECC, so the net gain supposed to the performance loss may not be quite as desirable."

Přehlédl. Kapacita počítá bity, ne možné stavy. Počítat stavy je velice nepraktické, protože to hausnumero exponenciálně roste.

Pokud dosud do buňky uložíte 4 bity a přidáte jeden, tedy na celkem 5, tak je to logicky 25% navíc oproti stávajícímu SSD. Ale protože do buněk neukládáte fyzikálně jednotlivé bity, ale kombinace 5 bitů, tak musíte rozlišovat 32 úrovní napětí.

Pro představu. Jeden bit na buňku je jasný. 1 - napětí x, 0 - napětí nula.
2 bity na buňku znamenají že můžou nastat kombinace bitů 0,0; 0,1; 1,0; 1,1, tedy 4 kombinace, tedy potřebujete uložit 4 různá napětí. 1x; 0.66x; 0.33x; 0x
Pro každý další bit navíc se to komplikuje, takže pro 5 bitů potřebujete už rozlišit 32 různých napětí.

Jo jasně, už mi to docvaklo, asi nějaká ranní mozková mlha :). Díky.