Názory k článku
Western Digital příští rok otevře své RISC-V jádro SweRV

Nejako sa s tymi RISC-V roztrhlo vrece. Dnes (resp. vcera) som narazil zasa na tuto novinku: https://investor.microsemi.com/2018-12-04-Industrys-First-RISC-V-SoC-FPGA-Architecture-Brings-Real-Time-to-Linux-Giving-Developers-the-Freedom-to-Innovate-in-Low-Power-Secure-and-Reliable-Designs

Taky jsem nad tim dumal. Mozna se tim mysli spis ten ISS - instruction set simulator, nez samotne jadro. Pripadne nejake optimalizace, ktere dovoluji jet jadru na tech 1.8G (napr. pouziti specifickych logickych prvku, ktere nejsou "fpga like"). Snad z nich neco vypadne a pak si to zde povime.. zatim me ta falesna otevrenost dost rozciluje. Stejne jako Intel, roky slibuje otevreni ThunderBolt-u, a zatim se nic nedeje :(

Risc V je extremne konfigurovatelnej. Zrovna vcera vyslo na Linus Tech Tips video o navrhu vlastniho CPU postavenyho na Risc V pomoci webovyho konfiguratoru. Cili to co Western Digital da treba na github bude zrejme konkretni implementace danyho CPU at uz VHDL nebo Verilog.