Názory k článku Architektura VLIW a rodina DSP čipů TI TMS320C6×

Ještě je tady minimálně EPIC, což je trošku modifikovaný VLIW. Ale trh, co má TI s DSP a OMAPy je hodně velkej, takže asi na počtu výrobců tak nezáleží (AFAIK).

Libi se mi myslenka, ze o vsechno se ma starat prekladac. Je to logicke. Program se preklada jednou (kdyz pomineme ladeni), ale bezi milionkrat. Proc by mel drahy hardware znovu a znovu detekovat kolizi, kdyz to mohl jednou pro vzdy zaridit prekladac?
Ovsem platime za to malou hustotou binarniho kodu, radove polovina pameti bude pravdepodobne vyplnena nopama. Program s firmwarem bude pravdepodobne v pameti primo na chipu, protoze mit 256 nozicek jenom pro databus by bylo silene.
Ale myslenka je to zajimava.
V polovine osmdesatych letech jsem si hral se zarizenim, ktere z meho tehdejsiho pohledu bylo VLIW - byl to 16bitovy "Inteligentni terminal" od Metry Blansko (jestli si dobre vzpominam). Processor mel delany z rezu rady AM3000 (MHB3000). Struktura instrukci ovsem trochu pripominala VLIW - nektere instrukce mely rezervovane bity pro barrel shifter.
Melo to 16KiB ferritove pameti, ale interpretr basicu se do ni nevesel, posledni kilo se muselo dotahnout z magneticke karty a ulozit do ramky :-)
To byly casy :-). Programoval jsem to v assembleru. Nic jineho na tom spolehlive nefungovalo.
A display to melo CRT, ale nebyl radkovany klasicky. Pprsek vykresloval jeden znak po druhem v matici radove 5x7 stylem cik-cak, pak presel na dalsi znak a zase cik-cak vykreslil tech jeho 7 radku. Kdyz se zvysil jas na max, bylo to krasne videt. Logika rizeni paprsku musela byt srovnatelna s celym rezovym processorem :-)

"Ovsem platime za to malou hustotou binarniho kodu, radove polovina pameti bude pravdepodobne vyplnena nopama."

obecně je to skutečně problém (na desktopové aplikace a tak), ale pro klasické DSP algoritmy (FFT, DFT, konvoluce, korelace) existovaly ručně optimalizované knihovny a i ten překladač od TI nebyl úplně marnej.

Já se o tom zmíním podrobněji příště (v tomto článku to byla jen jedna věta), ale tyto DSP měly pro každou instrukci ve VLIW p-bit, kterým se říkalo, jestli se má spustit paralelně nebo jestli se má počkat (pořád se ale ušetří minimálně fáze instruction fetch+instruction decode), takže instrukce bylo možné ukládat do VLIW i ve chvíli, kdy se serializovaly, aspoň do určité míry. Navíc například naše DSP algoritmy (image processing, psané v C, ne v asm) se v pohodě vlezly do pár kB, takže ROM pro instrukce nebyl zásadní problém.