z linkovaneho clanku:
Nvidia plánuje využití těchto jader v mikrokontrolerech Falkon, Western Digital je chce používat ve svých diskových řadičích
Ani jedno z toho neni nic, co by se dalo pouzit jako (mini)pocitac, na ktery hodime Linux. Nemyslim si, ze by pro tento ucel bylo dulezite mit distribuci. Zajimave to zacne byt, az vznikne opravdu plnohodnotny LEVNY MPU Risc-V a ne jen -E varianta. Prinosem by byl Risc-V Android, protoze to by mohlo znamenat, ze z CN sem nam zacnou chrlit spotrebni zarizeni. Samotna existence Risc-V Androidu by zcela urcite znamenala vznik vhodnych procesoru.
Co jsem studoval ruzne MediaTeky tak PM je vetsinou jen o regulaci napeti (to resi vetsinou obvody mimo SoC) a zmene taktu, coz je PLLka v SoCu. Zbytek je vec software.
Jasne, kdyz nekdo udela nejaky RiscV tablet, tak to urcite nebude umet konkurovat tem soucasnym. Jenze to bude treba o pul dolaru levnejsi a to je pro cinana mega konkurencni vyhoda, takze by se toho mohl chytnout.
Jinak opravdu nevidim duvod proc by nekdo mel chtit vyrabet novy plnohodnotny MPU (s MMU, FPU). Maximalne tak nejaka vlada kvuli security, ale to muze uz ted' vzit nejakeho ARMa a ohlidat si designovy a vyrobni proces.
Staci se podivat na ambice MIPSu konkurovat ARMu - nepovedlo se. Sparc to same. PowerPC taktez.
No, minimálně še ještě dost používá hradlování hodin. Nabíjení kapacit hodinového stromu se na spotřebě čipu podílí cca třetinou. Umí to i běžné Cortexy M za dva dolary, docela bych se divil, kdyby to větší SoC neuměli. Já osobně pracuji tedy s jinou třídou SoC než jsou tyto spotřebárny, ale nějaký, který to neumí bych hledal dost těžko.
Moje chyba, jasne. Nejak jsem to zahrnul pod tu PLLku, casto tam jsou delicky a nasobicky a od nich vedouci hodiny jak je zrovna potreba (a jeden ze stavu je i OFF).
(nejen) male ARMy maji casto jen par PLL vystupu k ruznym blokum a pak se bitove konfiguruje k cemu hodiny jdou a k cemu ne.
To není jen jediný čip, nějaká náhrada jednoduchého řadiče z ARMu, ale celá škála řešení s modifikovatelnýmy instrukčními soubory až po vykoná síťova řešení případně i servery.
Nezda se mi, ze by nekdo seriozne (konkurencneschopne) delal cokoliv jineho nez ty lowend verze RV specifikace. A kupovat si desku za vic nez petinasobek ceny konkurencniho reseni budou jenom nadsenci a vyvojari.
Hardware si také můžete udělat sám, stačí deska s FPGA, SDRAM a pod - viz https://github.com/SpinalHDL/VexRiscv Ale uznávám, že to není úplně user friendly řešení. :)
