Vlákno názorů k článku Nevolatilní paměti od mhi - Clanek by dle meho nazoru mel vice rozebrat...

Clanek by dle meho nazoru mel vice rozebrat vyznam a princip NAND a NOR pameti. Pro pochopeni navrhu, ktere je pouzivaji, to je dle meho nazoru naprosto zasadni vec.

Abych se ale priznal, neumim to popsat slovy bez obrazku.



Jinak pokud jde o to generovani programovaciho napeti ve flash pametech, zajimavou vlastnost ma flash v MPC555 (PowerPC SoC pro embedded aplikace). Resil jsem s Freescale jak programovat jejich interni flash a jedine co mi doporucili bylo pouziti jejich binarni rutiny, protoze kdyz pry neco udelam spatne, VPP charge pump pry !znici! pamet behem par pokusu o programovani (doslova).

Tak vynadej korektorce - osobně mi vždycky přijdou ustřihnuté,
jak ses snažil vejít do limitu...

To je zajimave, me se naopak vzdycky zda, ze jsou ty clanky prilis kratke a ten tyden mezi jednotlivymi dily prilis dlouhy :-)
Na ty nandy a nory se uz tesim. Flashek mi prosly rukama tisicovky, ale dosud netusim jaky je mezi temito dvema typy rozdil.

Obrazek k NAND ... matne si pamatuji jeden ve skriptech z CVUT, bud' to byly "Logicke systemy pro rizeni" nebo neco z katedry mereni od Haasze (Prenos informace ?).

Jak jsem ale ted' koukal na PDF z prednasek na dce.felk.cvut.cz, evidentne se ke slovu dostali lide, kteri prilis netusi ktera bije. Jejich vysvetleni funkce CPLD/FPGA mi prijde opravdu komicke ... ten nejmenovany kantor to evidentne opsal z nejakych propagacnich materialu, takze popisuje sice nektere vlastnosti, ale ne zaklad. Student se tedy nauci spoustu blbosti, ale nebude naprosto schopen nejake FPGA pouzit.

Jeste budu reagovat na sebe, protoze mi to neda ... vzdy kdyz premyslim, jake blbosti jsem se na CVUT FEL musel ucit, zveda se mi adrenalin. No alespon, ze dnes uz tam neuci lide jako Havrda, kteri nadavali studentum doslova do idiotu.

Muze mi nekdo vysvetlit, proc treba ty logicke systemy uci Karnaughovy mapy, optimalizace, atd ... ale uz treba nepadne ani slovo o VHDL, Verilogu, atd.? Podle meho nazoru student, ktery umi programovat a chce proniknout do PLD, spis potrebuje trosku praxe, nez nejake rucni optimalizace map, coz se stejne v praxi prilis pouzit neda. Zajimalo by mne, jak by dotycny profesor optimalizoval muj prvni navrh ve Verilogu. Jak dlouho by mu to trvalo? Mesic? Kolik chyb by tam udelal? Jak dlouho by je opravoval?

Prijde mi to jako cloveka neznaleho programovani nejprve ucit zaklady assembleru ci navrhu procesoru a potom jit treba k C, C++, Jave. Neni to uplne cele zvracene ??? Proc studenta neposadi nejdiv k nejakemu CPLD ci FPGA, nenauci jej zaklady Verilogu a VHDL, a potom v dalsim kurzu neresi jak to funguje "uvnitr" ?

Takova myslenka uz existuje:
http://www1.idc.ac.il/tecs/about.html
http://video.google.com/videoplay?docid=7654043762021156507

Muj nazor je ten, ze principy pocitacu (a take nejakou formu HDL - ve vyse uvedenych pouzivaji jednodussi jazyk nez je Verilog nebo VHDL) by mel znat kazdy programator.