Vlákno názorů k článku Procesory RISC v pracovních stanicích a serverech - architektura SPARC od klusacek - Diky za clanek, SPARC jsem nikdy nestudoval, takovyhle...
-
klusacek (neregistrovaný)
Diky za clanek, SPARC jsem nikdy nestudoval, takovyhle strucny uvod je vyborna vec.
Jen mi neni jasne toto: Opravdu se v tabulce pred obrazkem vlozi bublina D jeste pred tim nez se provede IF nasledujici instrukce? Jak by pak CPU poznal ze kdyz dalsi instrukce neni zavisla na loadu, ze tam bublinu nema vlkadat?
Chapal bych, kdyby obrazek vypadal takto
1 IF --
2 EX IF
3 MA D
4 WB EX
5 -- MA
6 -- WB
Nebo mozna by bylo prehlednejsi kreslit kterou instrukci se ta-ktera jednotka zabyva
----- cas --->
IF 1 2 - - - -
EX - 1 D 2 - -
MA - - 1 D 2 -
WB - - - 1 D 2
-
Pavel TišnovskýZlatý podporovatelJe to tak, procesor se rozhoduje az po dekodovani instrukce, ten obrazek je spise ilustrativni, ze se tam skutecne jakoby vklada cekani o jeden strojovy cyklus (i kdyz pokud by CPU dokazaly tyto veci dopredu odhadovat, tak by nam odpadla tak polovina problemu v RISC i CISC :-)))
