Vlákno názorů k článku Rozšíření instrukční sady AVX-512 na platformě x86–64 (dokončení) od cc - Podle mě to autor moc komplikuje. AVX-512 jsou...
-
Podle mě to autor moc komplikuje. AVX-512 jsou v podstatě 2 varianty, baseline a icelake (Zen4 je v podstatě icelake). Intel jen začal používat pro každou rodinu instrukcí vlastní CPUID bit, takže to celkově vypadá jako že těch rozšíření je hodně, v praxi to ale tak není. Nikdy nevyjde CPU, který by neměl třeba AVX512-BW, ale měl by AVX512-DQ, atd...
-
Baseline je F, CD, DQ, BW, VL - toto je opravdu základ pro jakýkoliv X86 procesor co podporuje AVX-512. Ono třeba na wiki je to hezky v tabulce:
https://en.wikipedia.org/wiki/AVX-512
Knights Landing a Knights Mill je Xeon Phi akcelerátor, o tom se nemá cenu bavit, protože ten je dávno mrtvý a jedná se o jiné kódování instrukcí (není to klasický X86 CPU).
Takže ano, baseline je Skylake-SP a Skylake-X, a potom máme Ice Lake a Zen4, což bych označil za "AVX-512 level 2", protože tam je hodně malý rozdíl. To co je mezi tím nemá cenu řešit - třeba VP2INTERSECT u Tiger Lake - nikdo to nepoužívá...
Z pohledu někoho kdo AVX-512 používá bych řekl, že z těch dalších rozšíření je nejužitečnější AVX512_VBMI a AVX512_VBMI2 - VPOPCNTDQ se dá obejít (je to pár instrukcí) a ten zbytek je opět celkem specifický, nehodí se pro běžné věci.
