Vlákno názorů k článku Specifické vlastnosti procesorů AArch64: základní instrukce od cc - v „pravých“ RISCových procesorech je zvykem používat všechny...

v „pravých“ RISCových procesorech je zvykem používat všechny pracovní registry shodným způsobem

Ale AArch64 zde má taky omezení. Až se autor dostane k ASIMD nebo SVE/SVE2, tak zjistí, že u některých instrukcí není možné adresovat všechny registry. SVE má např. 16 "predicate" registrů, ale většina SIMD instrukcí, které jsou "predicated" umí adresovat jen 8 spodních. Instrukce, kde se používá index "V[index]" umí adresovat jen 16 nebo 8 spodních registrů, atd...

to je asi omezení délky instrukcí na 4 bajty? nebo něco hlubšího v architektuře?

hmm to je dobra otazka, ale spis to bude omezeni nejakych vnitrnich sbernic

Jo omezení na 4B - toho místa moc není a musí si nechat prostor pro nové rozšíření. Třeba zmíněné SVE/SVE2 je celkem masivní, možná i větší než celé AVX-512.

To je pravda a otázka je, jestli to byl dobrej nápad si zaplácat poměrně velkej prostor už teď (možná by se hodila i jiná rozšíření, nějaký WLIW+DSP třeba?). Ale uvidíme.

Tak třeba u nějakých budoucích rozšíření použijí pro příslušné instrukce délku 64 bitů.