Vlákno názorů k článku
Linus Torvalds říká, že RISC-V udělá stejné chyby jako x86 a ARM
od cc - RISC-V je hlavně primitivní a kvůli ideologii tam...
-
RISC-V je hlavně primitivní a kvůli ideologii tam nechcou některé instrukce, které má třeba AArch64 a jsou hodně praktické - třeba load/store pair of registers, atd... Podle mě není možné udělat dobrou instrukční sadu pro microkontroléry a servery zároveň.
RISC-V je možná nejvíc promarněná šance v oblasti HW, která se kdy stala.
-
HW neni promarnena sance - me se libi ze existuje ruzna uroven slozitosti - od "mcu" jader po plnotucna, od in-order po out-of-order.
To, co to realne brzi je SW podpora. Dospely linux vic a vic zapomina na sve koreny - kdy bezel na ledascem, a byl proste optimalni. Se slzou v oku vzpominam na distribuce na 1 FDD vcetne grafickeho rozhrani :D Dnes na disketu nedate ani moderni bootloader :D
Nektere veci proste nemaji low-profile alternativu v linuxu (aby treba sitovej stack byl malej, a ne takovy slozity moloch). V userspace alespon existuje uclibc, ale "uc" kernel uz nikoliv.
-
Pokud myslíš jako SW podporu Kernel, tak tam přece podpora je.
Pokud myslíš jako SW podporu userspace, který bude optimalizovat pro nějakou architekturu, tak první je potřeba aby se to vyplatilo a ta architektura něco nabídla, a v tomto případě je na tom RISC-V prostě špatně. RICV-V V sucks, a toto je proč to nazývám promarněnou šancí. Designéři RISC-V měli dekády vývoje CPU přímo na dlani, a udělali obrovskou chybu v návrhu SIMD pro RISC-V.
A mimochodem je zajímavé, že třeba v LoongArch tu chybu neudělali.
-
Nejvíc špatně je podle mě to, že RISC-V V jde cestou AArch64/SVE, a to všechno hlavně kvůli tomu, že 32-bit instruction space je prostě omezený, takže každého donutíme přepsat SIMD kód tak, aby byl vector-length agnostic. Nikdo ale už neřeší, kolik toho SIMD kódu takto přepsat vůbec jde. AArch64 má alespoň NEON, kde se člověk může spolehnout na to, že SIMD registr má přesně 128 bitů a kupodivu to pro řešení hodně problémů naprosto stačí. A kód použíívající SVE? Ten skoro neexistuje a i Apple nám celkem ukazuje, že o SVE vlastně zájem moc nemá (Apple M4 má jen Streaming SVE+SME a to snad jen kvůli tomu, aby ARMu ukázali, že jejich AMX je mnohem výkonnější a tam se chcou soustředit).
No a pak tu máme čínský Loongarch, kde si řekli fuck AArch64/RISC-V a přidali do jejich CPU podporu pro 256-bit vektory, protože to je 1000x praktičtější než SVE a můžou v podstatě zkompilovat AVX/AVX-2 kód přimo pro jejich CPU.
