Vlákno názorů k článku Rozšíření instrukční sady SSE2 (2. část) od atarist - ty AND instrukce navic mozna ani nestaly tolik...

ty AND instrukce navic mozna ani nestaly tolik tranzistoru, pokud je dekoder instrukci hodne "pravidelny". Vypada to tak, ze proste do te spravne mezery (AND ma vsude stejny zakladni kod) tu instrukci dali a jak prefix, tak i posledni bajt s indexy pracovnich registru (aspon predpokladam) je stejnej jako u jinych instrukci. Zase na druhou stranu Intel je Intel a drzi se zasady, ze x86 musi byt chaoticka :)

Já si pamatuju penalizaci 1 cyklus za to, že se kombinují FP operace a INT operace, proto asi Intel navrhnul ty instrukce takto (varianty pro INT a FP). V AVX-512 to je navíc rozdělené i pro D a Q datové typy kvůli maskování (ale pro logické operace z nějakého důvodu chybí B a W).

Nedokážu ale říct, jestli je to pořád problém, ale řekl bych, že jo.

Na druhou stranu třeba u MOV ten problém nikdy nebyl a kompilery vesele používají MOVAPS/MOVUPS, protože to jsou nejkratší v legacy kódování. Potom u AVX a AVX-512 to je už jedno.