Teoreticky jen nepatrne vyssi, kvuli kapacitnim ztratam na ridici sbernici (datova je dedikovana pro spodni/vrchni cip, aka clamshell design).
Predpoklada se totiz, ze DRAM bunky jsou na stejne geometrii - jen namisto jednoho velkeho cipu se vyrobi dva mensi (vyssi yield). A ono stejne tak ty nejvetsi ramky je mozne delat jako dual die stack - takze cipy tam mohli byt dva v jednom pouzdru i predtim.
Nuz resilo - nezanedbatelna castka ceny cipu je pouzdreni. A je to hodne velky rozdil, jestli se zapouzdri jeden kremik primo, nebo se musi resit nejake divne DDP/QDP stackovani.
Predstavte si ze mate 1 plotynku ale dve panve ve kterych chcete varit - vy tvrdite ze nimi uvarite 2x rychleji nebo 2x vice ? asi ne kamo :D dvojplotynka je cesta.
Zpet k DDP - viz strana 8 zde s ilustraci jak se to resi klasicky (a tihle kluci vymysli jak pouzit prave neco co je levnejsi - ale prakticky k takove podivnosti zatim nedoslo):
https://imapsource.org/article/66914-3d-packaging-solution-providing-ddr-lpddr-co-support-for-ultrabooks-and-next-generation-servers.pdf
https://smtnet.com/library/files/upload/3D-packaging-soltns-for-DRAM.pdf
Jinak nic jako starsi proces neni v realu - plocha na waferu je nejdrazsi - takze i dva mensi cipy budou vyrobeny nejlepsi technologii jakou lze pouzit, aby jste z waferu dostal co nejvice kousku, jinak by slo o plytvani.
A znova - u RAM pameti nehraje roli geometrie procesu (ani co se spotreby tyce) - jenom vyjimecne se jedna generace (ddr1/2/3/4/5) vyrabi vice nez jednim procesem - pouzije se proste dobova technologie. Jinak by jste mel diametralne ruzne produkty co se funkce tyce - mensi bunky budou rychleji zapominat a byl by nutny castejsi refresh.
Pameti se na nejlepsi vyrobni technologii prave nedelaji. Pokrocilejsi vyrobni procesy jsou drazsi a drazsi, zatimco velikost tranzistoru s nimi uplne neskaluje.
Cena waferu je jedna vec, ale vyrobni technologie taky neco stoji. A na ty nejpokrocilejsi procesy mame jine veci, ktere se vyplati vyrabet vice (uvidime, jak to bude s nabidkou a poptavkou, mozna zacneme pameti vyrabet na 1.x nanometrech kvuli fakt obri poptavce).
omlouvám se, nějak jsem to nepochopil. ten druhý čip je kvůli čemu nebo k čemu, na co?
Ke zlevňování určitě dojde, otázka je kdy. To je jako s crypto-horečkou ... Stačí počkat, investoři do AI už jsou trochu nejistí, přepokládám že trh se časem zkonsoliduje (nemůžeme mít milion startupů) a navíc až se jednou vystavějí ty AI DC a AI boom dosáhne vrcholu, poptávka po HW dramaticky klesne. Navíc jsem někde četl že Čínani do toho šlápli a rozšiřují výrobní kapacity na paměti...
7. 2. 2026, 11:50 editováno autorem komentáře
Já se obávám, že s nasycením poptávky po HW to nemusí být tak jednoduché.
Co jsem viděl grafy, energetická efektivita těchto čipů se pořád hodně výrazně posouvá – zatím orientačně po relativně strmé exponenciále, zlepšení zhruba o třetinu za rok. To znamená, že starší čipy dost možná nebude ekonomické provozovat ve velkém, protože zrovna nároky na elektřinu vypadají na výraznou bolístku současných AI (v kombinaci s neochotou uživatelů AI platit velké částky).
Z akceleratoru primo ne, to pouziva HBM a to nezrecyklujete. Spis z pridruzenych ridicich pocitacu by nejake socamm2 moduly vytahnout slo :)
Spis by me zajimalo koho prvniho napadne tyhle superpocitace zacit navrhovat tak, ze se zajisti second-life, za malou cenu navic by ziskali vetsi vejvar pri prodeji na druhotne pouziti.
Jeste u serveru (pokud nejsou 1U) to jakz takz lze zkulturnit na domaci pouziti - ale treba neexistence low power idle u vetsich procesoru tomu moc nepomaha.. pritom takova vec mohla byt davno soucasti toho produktu a zvysilo by to hodnotu veci na sekundarnim trhu.
Nechápu, proč by nešlo zrecyklovat HBM. Je to jen otázka nákladů, možné to je.
Myslím, že sekundární trh primární zákazníky až tolik nezajímá. Hodnota serveru na sekundárním trhu je o řád nižší než v primárním. Nějaké lehké zvýhodnění tam není motivující.
A z hlediska výrobce je sekundární trh vlastní konkurence.