Architektura mikroprocesorů OpenRISC

Obsah

1. Architektura mikroprocesorů OpenRISC

2. Programátorský model OpenRISC

3. Funkce registrů při volání funkcí (dohodnutá konvence)

4. Registry se speciálními funkcemi

5. Nejdůležitější registry se speciální funkcí

6. Zjištění verze CPU, jeho architektury a dostupných jednotek

7. Přečtení konkrétních informací o možnostech nabízených mikroprocesorem

8. Příznakové bity

9. Instrukční sady použité v projektu OpenRISC

10. Formát slov v instrukční sadě ORBIS32

11. Instrukce v instrukční sadě ORBIS32

12. Aritmetické a logické instrukce

13. Příznakový bit F a instrukce pro práci s ním

14. Instrukce podmíněných i nepodmíněných skoků

15. Jednotka MAC

16. Branch delay sloty

17. Seznam všech instrukcí v sadě ORBIS32

18. Obsah pokračování článku

19. Odkazy na Internetu

1. Architektura mikroprocesorů OpenRISC

S projektem OpenRISC jsme se velmi stručně na stránkách Rootu již seznámili v článku Otevřené RISCové architektury OpenRISC a RISC-V . Od doby vydání tohoto článku již uplynula poměrně dlouhá doba (alespoň na poměry panující v IT) a navíc byl projekt OpenRISC prozatím popsán pouze povrchně, protože jsme se zaměřili spíše na „konkurenční“ jádra RISC V. Ovšem i OpenRISC se mezitím dále vyvinul a vznikly i jeho zajímavé alternativy, například šestnáctibitový procesor, který je na myšlenkách OpenRISCu založen. Proto se s touto zajímavou a potenciálně užitečnou mikroprocesorovou platformou znovu seznámíme v dnešním článku, který bude zaměřen především na popis architektury procesorů OpenRISC z programátorského hlediska. V navazujícím článku si navíc popíšeme referenční platformu nazvanou ORPSoC neboli OpenRISC Reference Platform System on Chip.

Připomeňme si, o jaký projekt se v případě OpenRISCu jedná. V rámci tohoto projektu byl především zveřejněn design procesoru, který byl uvolněn pod licencí LGPL. Případný firmware je pak k dispozici pod licencí GPL. To je – alespoň podle mého názoru – docela dobrý kompromis mezi zajištěním otevřenosti celé platformy a současně to umožňuje komerční využití, i když ne v takové míře, jako je tomu u RISC-V. Projekt počítá jak s možností implementace „pouhých“ 32bitových čipů, tak i čipů s 64bitovými sběrnicemi a aritmeticko-logickou jednotkou. Navíc je možné si při implementaci zvolit, zda bude mikroprocesor obsahovat i matematický koprocesor (pro hodnoty s plovoucí řádovou čárkou typu float/single, double či obojí), popř. je možné na čip s mikroprocesorem přidat i koprocesor určený pro zpracování hodnot uložených v krátkých vektorech (toto rozšíření se nazývá SIMD či DSP, protože v něm jsou obsaženy i některé typické instrukce používané při zpracování signálů).

2. Programátorský model OpenRISC

Popišme si nyní programátorský model mikroprocesorů OpenRISC. Podobně, jako tomu bylo u známé a stále používané architektury MIPS, i zde mají programátoři k dispozici šestnáct či (mnohem častěji) 32 pracovních registrů, každý o šířce 32 bitů popř. 64 bitů. Registry jsou pojmenované r0 až r15 (r31), což jsou opět jména v oblasti RISCů obvyklá. V následující tabulce jsou vypsány funkce jednotlivých pracovních registrů, ovšem s tou poznámkou, že tyto funkce jsou založeny pouze na konvenci (kromě prvního registru, který je při správné inicializaci CPU konstantně nulový, opět viz popis architektury MIPS):

Registry r11+r12 resp. RV+RVH se používají pro předání návratové hodnoty do volané funkce. Dvojice registrů je vyžadována například na 32bitových CPU v případě, že se má vracet typ long. Ovšem pozor – to, který z těchto registrů bude obsahovat vyšších 32 bitů a který nižších 32 bitů, záleží na tom, zda se jedná o CPU s pořadím bajtů little endian nebo big endian (alternativní jména těchto dvou registrů tedy mohou být poněkud matoucí).

3. Funkce registrů při volání funkcí (dohodnutá konvence)

Kromě šesti pracovních registrů, o nichž jsme se explicitně zmínili v předchozí kapitole, existuje dohodnutá (resp. přesněji řečeno specifikovaná) konvence pro funkci ostatních dvaceti šesti pracovních registrů. Tyto registry se obecně dělí do tří skupin:

1. Registry použité pro předání parametrů volané funkci.
2. Registry, u nichž je zaručeno, že se po návratu z volané funkce nezmění jejich obsah.
3. Registry, které naopak po návratu z volané funkce mohou mít odlišnou hodnotu a volající funkce tedy musí s tímto chováním počítat.

Tato konvence by měla být dodržována všemi dostupnými překladači.

4. Registry se speciálními funkcemi

Mimo obecných pracovních registrů, o nichž jsme se zmínili v předchozích dvou kapitolách, je ve specifikaci popsáno i několik desítek registrů se speciálními funkcemi. Tyto registry se souhrnně označují zkratkou SPR, která vznikla z jejich pojmenování special-purpose registers. Ne všechny dále popsané registry ovšem musí být implementovány všemi procesorovými jádry. Pokud některý registr není implementován (například se jedná o čip bez MMU, což je v případě MCU nebo DSP legitimní), musí být zaručeno, že čtení takového registru vrátí nulu a zápis do něj nebude mít žádný viditelný efekt (nejedná se ovšem ani o chybu ani o výjimku). Registry se speciálními funkcemi jsou rozděleny do skupin (groups), přičemž implementována by měla být alespoň nultá skupina, přesněji řečeno vybrané registry z této skupiny. To, které skupiny registrů jsou skutečně k dispozici, je určeno bitovým polem uloženým do speciálního registru nazvaného UPR:

Pro práci s těmito speciálními registry se používají dvě strojové instrukce:

5. Nejdůležitější registry se speciální funkcí

Index každého registru se speciální funkcí (SPR) je složen ze dvou částí. V bitech 11 až 15 je uloženo číslo skupiny (tj. hodnota 0..31) a v bitech 0 až 10 pak číslo registru v rámci skupiny. To mj. znamená, že v každé skupině může být definováno až 2048 registrů. Celkem je teoreticky možné použít 65536 registrů se speciální funkcí, ovšem této hodnoty samozřejmě prakticky nikdy nedosáhneme. V následující tabulce jsou popsány ty SPR registry, s nimiž se setká běžný programátor (pravda: používající assembler a OpenRISC – takže úplně běžný programátor to není). Vynechám asi sto registrů určených pro konfiguraci MMU, ladění, čítačů atd. I tyto registry jsou samozřejmě důležité a užitečné, ovšem ne při psaní aplikací běžících v uživatelském prostoru:

Hned nultý bit určuje, zda je vůbec UPR k dispozici. Připomeňme si, že při čtení jakéhokoli neexistujícího registru by se měla vrátit nula, takže i tento bit by byl nulový, čímž je potvrzeno, že GPR skutečně neexistuje.

6. Zjištění verze CPU, jeho architektury a dostupných jednotek

Vzhledem k tomu, že OpenRISC je navržen takovým způsobem, aby byl velmi flexibilní a rozšiřitelný, znamená to, že je nutné nějakým způsobem programátorům sdělit všechny důležité instrukce o konkrétním čipu, na nichž jejich program v daném okamžiku běží (tyto informace bude potřebovat loader jádra, samotné jádro a popř. obdoba BIOSu). K tomuto účelu původně sloužil registr nazvaný VR (Version Register), ovšem podle novější specifikace by se namísto tohoto registru měla použít dvojice registrů VR2 společně s registrem AVR. Oba zmíněné registry VR2+AVR jsou dostupné v režimu „supervisor“, tj. zejména pro loader jádra a taktéž pro samotné jádro (popř. i pro již zmíněnou obdobu BIOSu, pokud systém BIOS vyžaduje).

Obsah registru VR2:

Obsah registru AVR:

Obsah tohoto registru by měl co nejpřesněji určit, které instrukce jsou implementovány a jaké je jejich přesné chování. Ovšem aby program nemusel používat složité tabulky, může namísto toho využít registr CPUCFGR popsaný v navazující kapitole.

7. Přečtení konkrétních informací o možnostech nabízených mikroprocesorem

Informace o konkrétních možnostech CPU, na kterém právě běží nějaký program, se zjistí přečtením registru nazvaného jednoduše CPUCFGR. V tomto 32bitovém registru je prozatím definováno celkem 15 bitů s následujícím významem:

8. Příznakové bity

V kontextu programátorského modelu je důležitý především registr nazvaný SR (supervision register) patřící do nulté skupiny a mající index 17. Tento registr obsahuje mimo jiné i tyto tři jednobitové příznaky:

Zajímavé je, že pro podmíněné skoky lze přímo využít jen příznak flag resp. branch. Ten je nastavován některou instrukcí pro porovnání dvou registrů, takže podmíněný skok je v praxi implementován vždy dvěma instrukcemi. Záleží hlavně na překladači, jak instrukce přeskládá, aby instrukce podmíněného skoku nemusela čekat na výsledek porovnání (připomeňme si, že dnešní čipy mají většinou pipeline se čtyřmi nebo s pěti řezy).

9. Instrukční sady použité v projektu OpenRISC

Vzhledem k tomu, že se předpokládá použití mikroprocesorových jader s architekturou OpenRISC v různých zařízeních, od jednodušších řídicích systémů (mikrořadiče – MCU) přes zpracování signálů (DSP) až například po servery, je instrukční sada OpenRISCu navržena modulárně. V současnosti existuje pět základních „sad“ instrukcí s předpokladem, že další sady bude možné navrhnout a implementovat v budoucnosti. Jediné, s čím se v architektuře OpenRISC přímo nepočítá (alespoň prozatím), je podpora instrukcí proměnné délky, tj. obdoby sad Thumb známých z konkurenční architektury ARM či podobné sady, kterou známe z RISC-V. V následující tabulce je vypsáno všech pět prozatím oficiálně popsaných sad instrukcí architektury OpenRISC:

Pro vytvoření reálně pracujícího mikroprocesoru postačuje implementovat pouze první sadu, tj. ORBIS32, samozřejmě s tím omezením, že zpracování 64bitových celých čísel či reálných čísel typu single a double bude prováděno softwarově (za pomoci subrutin). Základními vlastnostmi této instrukční sady se budeme zabývat v navazující kapitole.

10. Formát slov v instrukční sadě ORBIS32

Základní instrukční sada ORBIS32 se v několika ohledech podobá například instrukční sadě mikroprocesorů MIPS. I zde totiž najdeme instrukce s konstantní šířkou třiceti dvou bitů, které jsou v operační paměti vždy zarovnány na adresu dělitelnou čtyřmi. Díky tomu se u skoků nemusí specifikovat nejnižší dva bity adresy či offsetu, neboť tyto bity jsou vždy nulové. Tak, jako je tomu u MIPS, i zde mají instrukční slova tři formáty. První formát se označuje písmenem R a používá se pro většinu aritmetických, logických a porovnávacích operací prováděných se dvěma zdrojovými registry a jedním registrem cílovým. Další formát se jmenuje I a používá se pro instrukce, v nichž se pracuje se dvěma registry (zdrojový+cílový) a šestnáctibitovou konstantou. Třetí formát se jmenuje J a používá se u skoků, neboť součástí instrukčního slova je mj. i 26bitová konstanta (to postačuje, neboť nemusíme specifikovat spodní dva bity).

Formát R:

  +-----+------+--------+--------+--------+------------------+
  |31 30|29  26| 25  21 | 20  16 | 15  11 | 10             0 |
  +-----+------+--------+--------+--------+------------------+
  |třída|opcode| rD (5) | rA (5) | rB (5) | druhá část opcode|
  +-----+------+--------+--------+--------+------------------+

Formát I:

  +-----+------+--------+--------+---------------------------+
  |31 30|29  26| 25  21 | 20  16 | 15                      0 |
  +-----+------+--------+--------+---------------------------+
  |třída|opcode| rD (5) | rA (5) | offset/konstanta (16)     |
  +-----+------+--------+--------+---------------------------+

Formát J:

  +-----+------+---------------------------------------------+
  |31 30|29  26| 25                                        0 |
  +-----+------+---------------------------------------------+
  |třída|opcode| adresa (26)                                 |
  +-----+------+---------------------------------------------+

Pro porovnání si ukažme formáty instrukčních slov tak, jak jsou implementovány na klasickém 32bitovém MIPSu:

Formát R:

  +------------+--------+--------+--------+-------+----------+
  | 31  26     | 25  21 | 20  16 | 15  11 | 10  6 | 5      0 |
  +------------+--------+--------+--------+-------+----------+
  | opcode (6) | rs (5) | rt (5) | rd (5) | shift | operace  |
  +------------+--------+--------+--------+-------+----------+

Formát I:

  +------------+-----------------+---------------------------+
  | 31  26     | 25  21 | 20  16 | 15                      0 |
  +------------+-----------------+---------------------------+
  | opcode (6) | rs (5) | rt (5) | offset/konstanta (16)     |
  +------------+-----------------+---------------------------+

Formát J:

  +------------+---------------------------------------------+
  | 31  26     | 25                                        0 |
  +------------+---------------------------------------------+
  | opcode (6) | adresa (26)                                 |
  +------------+---------------------------------------------+

11. Instrukce v instrukční sadě ORBIS32

Vzhledem k tomu, že všechny aritmetické a logické operace pracují s hodnotami uloženými v registrech, je množina instrukcí pro přesuny dat do a z paměti poměrně malá. OpenRISC podporuje instrukce typu load a store, které mohou zpracovávat bajty, 16bitová slova či 32bitová slova. Při načítání bajtů a 16bitových slov se provádí rozšíření na plných 32 bitů se znaménkem (doplnění podle nejvyššího bitu načítané hodnoty) či bez znaménka (doplnění nul). To je v mnoha ohledech praktické, neboť i ty nejmodernější 64bitové mikroprocesory mnohdy tráví většinu času zpracováním řetězců.

12. Aritmetické a logické instrukce

Mezi aritmetickými instrukcemi najdeme například sčítání s carry či bez carry, násobení a dělení (se znaménkem či bez znaménka), operace typu „multiply and accumulate“ a „multiply and subtract“ a dokonce instrukce ff1 (find first 1) a fl1 (find last 1). Už na tomto krátkém výčtu je patrné, že instrukční sada je poměrně rozsáhlá a implementace „na křemíku“ patřičně komplikovaná (měřeno plochou čipu).

Základní aritmetické instrukce:

Logické instrukce:

Logické posuny a rotace:

13. Příznakový bit F a instrukce pro práci s ním

Za zmínku stojí taktéž instrukce začínající prefixem sf. Tyto instrukce nastavují příznakový bit branch/F na základě výsledku porovnání dvou registrů či porovnání registru s šestnáctibitovou konstantou. Hodnota příznakového bitu je následně využita v podmíněném skoku. Příkladem může být instrukce sfeq nastavující F←1 jen tehdy, pokud mají oba registry shodnou hodnotu. Nezapomeňme navíc na registr r0 s „trvalou nulou“, díky jehož existenci automaticky získáváme instrukce sfzero. Alternativou k sfeq je instrukce sfeqi pro porovnání registru s konstantou. Existují i další alternativy, kde se namísto „eq“ používá „gt“ (větší než), „ge“ (větší nebo rovno) atd.

14. Instrukce podmíněných i nepodmíněných skoků

Formát skokových instrukcí jsme si již popsali, takže si jen připomeňme, že tyto instrukce používají 26bitovou adresu, která je buď absolutní nebo relativní. Podmíněné skoky využívají příznak F zmíněný ve třinácté kapitole. Mezi skokové instrukce patří zejména:

Poslední instrukcí, o níž se v této kapitole zmíníme, je instrukce l.cmov používající taktéž tříadresový kód (indexy tří registrů). Tato instrukce může v některých případech nahradit podmíněné skoky:

1. Pokud je F==1, proveď mov D,A
2. Pokud je F==0, proveď mov D,B

15. Jednotka MAC

Čipy s architekturou OpenRISC mohou obsahovat i jednotku MAC provádějící operace označované stejně: MAC neboli Multiply-Accumulate. Jedná se o základní operace používané při zpracování signálů. Pokud je jednotka MAC skutečně implementována (zjistíme z registru UPR), bude k dispozici těchto šest specializovaných instrukcí:

Jednotka MAC používá vlastní dva registry nazvané MACHI a MACLO, do nichž se ukládají mezivýsledky. To je důležité, protože takto může MAC pracovat nezávisle na zbytku CPU a v průběhu výpočtu je tedy možné například vyhodnocovat adresy dalších operandů atd.

16. Branch delay sloty

Pro některé RISCové procesory (jmenujme například asi nejtypičtější MIPS, PA-RISC či SPARC) je poměrně obvyklé taktéž použití technologie takzvaných branch delay slotů, kterou můžeme najít i u zde popisovaných čipů s architekturou OpenRISC. Tyto čipy totiž mohou být navrženy tak, aby obsahovaly jeden delay slot, což znamená, že instrukce uložená ihned za instrukcí podmíněného či nepodmíněného skoku bude vykonána vždy, bez ohledu na výsledek skoku (zda se provede či neprovede). Díky existenci této technologie se může lépe využít instrukční pipeline, neboť pipeline není nutno celou vyprazdňovat po každém skoku, což znamená zdržení až čtyři takty v závislosti na konkrétních možnostech pipeline. Použití branch delay slotů je sice na první pohled poměrně jednoduché (ostatně většinu práce odvede překladač), ovšem může způsobit problémy ve chvíli, kdy dojde k výjimce v instrukci umístěné do delay slotu; navíc ještě záleží na tom, zda výjimka nastane už při dekódování instrukce nebo později. U OpenRISC lze existenci branch delay slotů zjistit přečtením bitu ND z registru CPUCFGR.

17. Seznam všech instrukcí v sadě ORBIS32

V následující tabulce jsou vypsány všechny instrukce, které jsou v současnosti součástí specifikace instrukční sady ORBIS32:

18. Obsah pokračování článku

V navazující části tohoto článku si popíšeme referenční architekturu nazvanou ORPSoC neboli OpenRISC Reference Platform System on Chip. Dále se zmíníme o dalších instrukčních sadách, zejména o instrukcích určených pro matematický koprocesor a pro DSP. Nezapomeneme ani na poměrně zajímavý projekt – menší 16bitový procesor založený na podobných principech jako OpenRISC.

19. Odkazy na Internetu

1. OpenRISC (oficiální stránky)
   http://openrisc.io/
2. OpenRISC architecture
   http://openrisc.io/architecture.html
3. Emulátor OpenRISC CPU v JavaScriptu
   http://s-macke.github.io/jor1k/demos/main.html
4. OpenRISC (Wikipedia)
   https://en.wikipedia.org/wi­ki/OpenRISC
5. OpenRISC – instrukce
   http://sourceware.org/cgen/gen-doc/openrisc-insn.html
6. OpenRISC – slajdy z přednášky
   https://iis.ee.ethz.ch/~gmichi/a­socd/lecturenotes/Lecture6­.pdf
7. OpenRISC System-on-Chip Design Emulation
   https://arxiv.org/pdf/1602.03095.pdf
8. Open cores
   https://opencores.org/
9. Projekt OpenRISC 2000
   https://opencores.org/project/or2k
10. OpenRISC na GitHubu
    https://github.com/openrisc
11. OpenRISC 1200
    https://en.wikipedia.org/wi­ki/OpenRISC_1200
12. OpenRISC 1200 IP Core Specification (Preliminary Draft)
    https://opencores.org/ocsvn/o­penrisc/openrisc/trunk/or1200/doc/o­penrisc1200_spec.pdf
13. Comparing four 32-bit soft processor cores
    http://www.eetimes.com/au­thor.asp?section_id=14&doc_id=1286116
14. RISC-V Instruction Set
    http://riscv.org/download­.html#spec_compressed_isa
15. RISC-V Spike (ISA Simulator)
    http://riscv.org/download.html#isa-sim
16. RISC-V (Wikipedia)
    https://en.wikipedia.org/wiki/RISC-V
17. David Patterson (Wikipedia)
    https://en.wikipedia.org/wi­ki/David_Patterson_(compu­ter_scientist)
18. Maska mikroprocesoru RISC 1
    http://www.cs.berkeley.edu/~pat­trsn/Arch/RISC1.jpg
19. Maska mikroprocesoru RISC 2
    http://www.cs.berkeley.edu/~pat­trsn/Arch/RISC2.jpg
20. C.E. Sequin and D.A.Patterson: Design and Implementation of RISC I
    http://www.eecs.berkeley.e­du/Pubs/TechRpts/1982/CSD-82–106.pdf
21. Berkeley RISC
    http://en.wikipedia.org/wi­ki/Berkeley_RISC
22. Great moments in microprocessor history
    http://www.ibm.com/develo­perworks/library/pa-microhist.html
23. Microprogram-Based Processors
    http://research.microsoft.com/en-us/um/people/gbell/Computer_Struc­tures_Principles_and_Exam­ples/csp0167.htm
24. Great Microprocessors of the Past and Present
    http://www.cpushack.com/CPU/cpu1.html
25. A Brief History of Microprogramming
    http://www.cs.clemson.edu/~mar­k/uprog.html
26. What is RISC?
    http://www-cs-faculty.stanford.edu/~ero­berts/courses/soco/projec­ts/2000–01/risc/whatis/
27. RISC vs. CISC
    http://www-cs-faculty.stanford.edu/~ero­berts/courses/soco/projec­ts/2000–01/risc/risccisc/
28. RISC and CISC definitions:
    http://www.cpushack.com/CPU/cpu­AppendA.html
29. FPGA
    https://cs.wikipedia.org/wi­ki/Programovateln%C3%A9_hra­dlov%C3%A9_pole
30. The Evolution of RISC
    http://www.ibm.com/develo­perworks/library/pa-microhist.html#sidebar1
31. SPARC Processor Family Photo
    http://thenetworkisthecom­puter.com/site/?p=243
32. SPARC: Decades of Continuous Technical Innovation
    http://blogs.oracle.com/on­therecord/entry/sparc_deca­des_of_continuous_technical
33. The SPARC processors
    http://www.top500.org/2007_o­verview_recent_supercompu­ters/sparc_processors
34. Reduced instruction set computing (Wikipedia)
    http://en.wikipedia.org/wi­ki/Reduced_instruction_set_com­puter
35. MIPS architecture (Wikipedia)
    http://en.wikipedia.org/wi­ki/MIPS_architecture
36. Very long instruction word (Wikipedia)
    http://en.wikipedia.org/wi­ki/Very_long_instruction_word
37. Classic RISC pipeline (Wikipedia)
    http://en.wikipedia.org/wi­ki/Classic_RISC_pipeline
38. R2000 Microprocessor (Wikipedia)
    http://en.wikipedia.org/wi­ki/R2000_(microprocessor)
39. R3000 Microprocessor (Wikipedia)
    http://en.wikipedia.org/wiki/R3000
40. R4400 Microprocessor (Wikipedia)
    http://en.wikipedia.org/wiki/R4400
41. R8000 Microprocessor (Wikipedia)
    http://en.wikipedia.org/wiki/R8000
42. R10000 Microprocessor (Wikipedia)
    http://en.wikipedia.org/wiki/R10000
43. SPARC (Wikipedia)
    http://en.wikipedia.org/wiki/Sparc
44. CPU design (Wikipedia)
    http://en.wikipedia.org/wi­ki/CPU_design
45. Control unit (Wikipedia)
    http://en.wikipedia.org/wi­ki/Control_unit
46. CPUID na x86–64
    http://www.felixcloutier.com/x86/CPU­ID.html
47. Endianness
    https://en.wikipedia.org/wi­ki/Endianness
48. Otevřené RISCové architektury OpenRISC a RISC-V
    https://www.root.cz/clanky/otevrene-riscove-architektury-openrisc-a-risc-v/
49. Instrukční sada procesorových jader s otevřenou architekturou RISC-V
    https://www.root.cz/clanky/instrukcni-sada-procesorovych-jader-s-otevrenou-architekturou-risc-v/
50. Rozšíření instrukční sady procesorových jader s otevřenou architekturou RISC-V
    https://www.root.cz/clanky/rozsireni-instrukcni-sady-procesorovych-jader-s-otevrenou-architekturou-risc-v/
51. Instrukční sady procesorových jader s otevřenou architekturou RISC-V (dokončení)
    https://www.root.cz/clanky/instrukcni-sady-procesorovych-jader-s-otevrenou-architekturou-risc-v-dokonceni/
52. RISCové mikroprocesory s komprimovanými instrukčními sadami
    https://www.root.cz/clanky/riscove-mikroprocesory-s-komprimovanymi-instrukcnimi-sadami/
53. RISCové mikroprocesory s komprimovanými instrukčními sadami (2)
    https://www.root.cz/clanky/riscove-mikroprocesory-s-komprimovanymi-instrukcnimi-sadami-2/