Hlavní navigace

Seriál Co se děje v počítači

Tento seriál je určen pro ty uživatele počítačů, které zajímá, jak počítače ve skutečnosti pracují, tj. co se uvnitř počítačů děje. Budeme si povídat o jednotlivých součástech architektury počítačů, rozebereme logické obvody, mikroprocesory, ale i to, jak je to s těmi jedničkami a nulami.

Mikrořadiče a DSP společnosti Infineon

Vývojem DSP se kromě společností TI a Motorola samozřejmě zabývají i další firmy. Dnes se seznámíme s některými zajímavými čipy určenými pro automobilové i průmyslové aplikace, které jsou vyvíjeny ve společnosti Infineon.

Pavel Tišnovský

21. 2. 2017 0:00

Instrukční soubor digitálních signálových procesorů řady Motorola 56000

Po popisu funkčních modulů, z nichž jsou sestaveny DSP Motorola 56000, se zaměříme na jejich instrukční soubor. Zjistíme, zda se tvůrcům skutečně podařilo navrhnout soubor instrukcí vhodných pro rychlé zpracování signálů.

Pavel Tišnovský

14. 2. 2017 0:00

Digitální signálové procesory řady Motorola 56000

Svět DSP není omezen pouze na řadu TSM320, s níž jsme se seznámili v předchozích článcích. Oblíbenými DSP používanými zejména při zpracování audio signálů (včetně zvukových karet Turtle Beach) jsou čipy Motorola 56000.

Pavel Tišnovský

7. 2. 2017 0:00

Čipy DaVinci aneb úspěšná kombinace jader ARM a DSP s architekturou­ VLIW

V předchozím článku jsme si popsali čipy OMAP, v nichž se kombinují jádra ARM s DSP řady TMS320C55× a TMS320C64×. Kromě těchto čipů společnost TI navrhla i čipy DaVinci, které jsou určeny především pro práci s video signálem.

Pavel Tišnovský

31. 1. 2017 0:00
| 3

Od digitálních signálových procesorů C5000 k čipům OMAP

DSP s architekturou VLIW byly navrženy s ohledem na vysoký výpočetní výkon. Na opačné straně výkonnostního spektra nalezneme DSP řady C5000, které byly použity v čipech OMAP v kombinaci s procesory ARM.

Pavel Tišnovský

24. 1. 2017 0:00
| 4

Digitální signálové procesory zpracovávající hodnoty s plovoucí řádovou čárkou

Všechny digitální signálové procesory, které jsme si až doposud popisovali, byly optimalizovány pro zpracování signálů složených z celočíselných vzorků. Existují však i mnohdy velmi výkonné DSP určené pro zpracování hodnot s plovoucí řádovou čárkou.

Pavel Tišnovský

19. 1. 2017 0:00

Architektura VLIW a rodina DSP čipů TI TMS320C6× (adresování a instrukční soubor)

V dalším článku o architektuře VLIW a o rodině procesorů TMS320C6× společnosti Texas Instruments se budeme věnovat popisu instrukční sady těchto čipů a samozřejmě též způsobům zajištění paralelního spouštění instrukcí.

Pavel Tišnovský

12. 1. 2017 0:00
| 1

Architektura VLIW a rodina DSP čipů TI TMS320C6×

Ve snaze o zvýšení celkového výpočetního výkonu se společnost Texas Instruments uchýlila k řešení, které dnes může vypadat poněkud exoticky, i když bylo velmi úspěšné. Jedná se o použití architektury VLIW neboli Very Long Instruction Word.

Pavel Tišnovský

5. 1. 2017 0:00
| 6

Instrukční sada digitálních signálových procesorů řady TMS320

Ve druhé části článku si podrobněji popíšeme instrukční sadu DSP TMS32010. Tato zajímavě navržená instrukční sada tvoří základ pro instrukční sady dalších DSP vyráběných společností Texas Instruments.

Pavel Tišnovský

22. 12. 2016 0:00
| 2

Digitální signálové procesory řady TMS320

Po popisu osmibitových mikrořadičů se v seriálu začneme věnovat dalším typům čipů. Jedná se o digitální signálové procesory (DSP), přičemž jedním z revolučních čipů v této oblasti je slavný TMS32010.

Pavel Tišnovský

20. 12. 2016 0:00

Osmibitové mikrořadiče Rabbit: praví dědicové mikroprocesoru Zilog Z80

Minule jsme si popsali osmibitové mikrořadiče řady Z8 a eZ8 navržené společností Zilog. Ty navázaly na legendární Zilog Z80, ovšem jen nepřímo. Skutečný základ Z80 nalezneme v konkurenčních mikrořadičích Rabbit.

Pavel Tišnovský

13. 12. 2016 0:00

Mikrořadiče eZ8 aneb potomek legendárního Z80

Další řada osmibitových mikrořadičů, kterou si v dnešním článku stručně popíšeme, nese označení eZ8. Podobnost s legendárními mikroprocesory Z80 není náhodná, protože i mikrořadiče eZ8 jsou vyráběny společností Zilog.

Pavel Tišnovský

6. 12. 2016 0:00

Minimalistické osmibitové mikrořadiče s jádry RS08

Z osmibitových jader S08 byla odvozena další řada jader nazvaná RS08. Tato jádra jsou určena pro výpočetně a paměťově nenáročné aplikace, v nichž je limitujícím faktorem minimální spotřeba.

Pavel Tišnovský

29. 11. 2016 0:00
| 1

Osmibitové mikrořadiče s jádry S08 a RS08

I přes velký úspěch 32bitových mikrořadičů postavených na architektuře ARM Cortex-M se v praxi často setkáme i s různými osmibitovými mikrořadiči. Mezi rozšířené čipy patří i mikrořadiče s jádry S08 a RS08.

Pavel Tišnovský

24. 11. 2016 0:00

Šestnáctibitové mikrořadiče TI řady MSP430 – dokončení popisu periferních modulů

Šestnáctibitové mikrořadiče MSP430 firmy Texas Instruments jsme si z pohledu programátora popsali v předchozích dvou článcích. Ještě nám zbývá se zmínit o dalších modulech, kterými jsou tyto čipy vybaveny.

Pavel Tišnovský

15. 11. 2016 0:00
| 7

Šestnáctibitové mikrořadiče TI řady MSP430 – instrukční sada a periferní moduly

V popisu šestnáctibitových mikrořadičů MSP430 společnosti Texas Instruments dnes budeme pokračovat. Kromě podrobnějšího popisu instrukční sady se zmíníme i o periferních modulech, jimiž bývají tyto čipy vybaveny.

Pavel Tišnovský

8. 11. 2016 0:00
| 5

Šestnáctibitové mikrořadiče TI řady MSP430

Po popisu mikrořadičů z rodiny H8 přichází na řadu další oblíbené a často používané mikrořadiče, které se v některých ohledech rodině H8 podobají. Jedná se o 16bitové mikrořadiče MSP430 společnosti Texas Instruments.

Pavel Tišnovský

1. 11. 2016 0:00

Rodina mikroprocesorů a mikrořadičů H8 (řada 300H)

Po popisu osmibitových procesorů z rodiny H8, tj. čipů z řady 300 a 300L, se začneme zabývat čipy postavenými na jádrech 300H. Jedná se o 16bitová jádra, přičemž některé operace mohou probíhat i s 32bitovými operandy.

Pavel Tišnovský

27. 10. 2016 0:00

Rodina mikroprocesorů a mikrořadičů H8

Po popisu jader SuperH se seznámíme s další rodinou mikroprocesorů navržených v Hitachi. Jedná se o rodinu H8, v níž nalezneme celou řadu čipů – od 8bitových až po výkonné 32bitové.

Pavel Tišnovský

20. 10. 2016 0:00
| 8

Superskalární RISCová jádra SH-4 a SH-4A použitá v mikroprocesorech i mikrořadičích

V posledním článku o čipech s architekturou SuperH si popíšeme vlastnosti RISCových jader nazvaných SH-4 a SH-4A. Ta dnes nalezneme jak v mikroprocesorech, tak i mikrořadičích vyráběných společností Renesas.

Pavel Tišnovský

11. 10. 2016 0:00

Mikroprocesory a mikrořadiče s jádrem SH-2A a koprocesorem SH2A-FPU

Mikroprocesory a mikrořadiče založené na jádru SH-2A mohou být doplněny o matematický koprocesor SH2A-FPU. Seznámíme se s jeho vlastnostmi a porovnáme si jej s dalšími procesory.

Pavel Tišnovský

4. 10. 2016 0:00

Programování GPU na Raspberry Pi: použití Quad Processor Unit(s)

Raspberry Pi je znám poměrně nevýkonným procesorem. Ve skutečnosti čipy BCM2835(6,7) nabízí vysoký výkon teoreticky dosahující až 28,8 GFLOPS. Výpočet je ale nutné přenést z CPU (ARM) na tzv. QPU.

Pavel Tišnovský

22. 9. 2016 0:00 | Raspberry Pi

Mikroprocesory a mikrořadiče s jádrem SH-2A aneb vítězství superskalární architektury

Ve třetím článku o architektuře SuperH se budeme věnovat popisu instrukční sady SH-2A. Jedná se o rozšíření původní sady SH-2 o instrukce užitečné zejména v mikrořadičích a taktéž při zpracování signálů.

Pavel Tišnovský

20. 9. 2016 0:00
| 2

Instrukční sada mikroprocesorů SuperH 2 (SH-2)

Ve druhém článku o SuperH si popíšeme instrukční sadu SH-2, s níž se mohli setkat programátoři her pro Sega Saturn a dnes především vývojáři mikrořadičů pro průmyslové aplikace (včetně automotive).

Pavel Tišnovský

15. 9. 2016 0:00
| 6

Mikroprocesory a mikrořadiče s instrukční sadou SuperH (SH)

Je možné pozorovat rostoucí oblibu mikrořadičů s plně 32bitovými ALU. Kromě ARM (Cortex-M) či MIPS se zejména v průmyslu setkáme i s mikrořadiči s instrukčními sadami SuperH (SH-2, SH-2A, SH-4).

Pavel Tišnovský

8. 9. 2016 0:00
| 7

RISCová architektura PowerPC: AltiVec a operace s vektory

Prakticky u všech RISCových architektur nalezneme rozšíření instrukční sady určená pro operace s vektory dat. Podobná rozšíření najdeme i u PowerPC: AltiVec, Velocity Engine či Vector Multimedia Extension.

Pavel Tišnovský

6. 9. 2016 0:00

Práce s rastrovými obrázky v knihovně OpenVG (okomentované demonstrační příklady)

Osmá část seriálu o knihovně OpenVG navazuje na obě části předchozí, v nichž jsme se seznámili s funkcemi pro operace s různými typy rastrových obrázků. Dnes budou tyto operace použity v šestici demonstračních příkladů.

Pavel Tišnovský

25. 8. 2016 0:00 | Raspberry Pi
| 2

RISCová architektura PowerPC: matematický koprocesor

Třetí a současně i poslední část článku o mikroprocesorech s architekturou PowerPC je věnována popisu instrukcí používaných při práci s numerickými hodnotami s plovoucí řádovou čárkou (floating point).

Pavel Tišnovský

23. 8. 2016 0:00

RISCová architektura PowerPC (pokračování)

Ve druhé části článku o RISCové architektuře PowerPC nejprve dokončíme popis modulu určeného pro provádění podmíněných i nepodmíněných skoků a následně se zaměříme na celočíselné instrukce prováděné v aritmeticko-logické jednotce.

Pavel Tišnovský

16. 8. 2016 0:00
| 5

RISCová architektura PowerPC

Jednou z posledních rozšířených a stále používaných RISCových architektur, kterou jsme si (alespoň prozatím) nepopsali, je architektura PowerPC. Dnes se seznámíme s jejími základními vlastnostmi.

Pavel Tišnovský

4. 8. 2016 0:00