Architektura mikroprocesorů OpenRISC (dokončení)

Obsah

1. Problematika operací pro celočíselný součin a podíl

2. Operace s hodnotami s plovoucí řádovou čárkou

3. Význam prefixů a sufixů u instrukcí

4. Instrukční sady ORFPX32 a ORFPX64

5. Registr FPSCR

6. Rychlost provedení základních FP operací

7. Základní aritmetické operace: součet, součin, rozdíl, podíl, zbytek po dělení

8. Operace typu multiply-accumulate

9. Konverzní operace

10. Instrukce určené pro porovnání dvou hodnot s nastavením příznaku F

11. Stručné porovnání OpenRISCu s architekturou RISC-V v oblasti FP operací

12. FP operace specifikované v ISA v RISC-V

13. Implementace instrukcí SIMD na mikroprocesorech RISC

14. „Vektorové“ operace podporované architekturou OpenRISC

15. Saturace při provádění SIMD operací

16. Podporované typy vektorů a jejich prvků

17. Aritmetické operace

18. Porovnání dvou vektorů

19. Spojení a rozdělení prvků vektorů

20. Odkazy na Internetu

1. Problematika operací pro celočíselný součin a podíl

V úvodní kapitole se budeme zabývat problematikou provádění operací součinu a podílu na RISCových mikroprocesorech, samozřejmě včetně jader OpenRISC, které nás dnes zajímají nejvíce. Připomeňme si, že tyto operace patří – alespoň z pohledu programátora – do skupiny aritmetických operací. Jádra OpenRISC mohou – v závislosti na konkrétní konfiguraci čipu – podporovat následující množinu operací pro násobení a dělení:

Kde tedy spočívá onen zmíněný problém? Všechny ostatní operace vykonávané aritmeticko-logickou jednotkou jsou totiž provedeny v jediném strojovém cyklu, což je ostatně chování, které u RISCových jader očekáváme (připomeňme si jen, že provedení operace odpovídá fázi EX v pipeline). Ovšem operace násobení je složitější a je tedy provedena ve třech cyklech a dělení dokonce v cyklech třiceti dvou! Podívejme se na následující tabulku s většinou operací OpenRISCu spadajících do ISA ORBIS32 (kromě skoků, kde záleží na existenci branch delay slotu):

To, že výpočet některých operací trvá déle, než jeden strojový cyklus, představuje poměrně velký problém, zvláště pro RISCové procesory. Při návrhu různých RISCových architektur se inženýři s tímto problémem vypořádali různými způsoby. Pěkným příkladem může být řešení použité u architektury MIPS-I, v níž byla násobička a dělička zcela oddělena od aritmeticko-logické jednotky a dokonce se v ní využívaly vlastní registry nazvané HI a LO, které byly odděleny od sady pracovních registrů.

Odlišným způsobem bylo násobení a dělení řešeno v instrukční sadě procesorů SPARC-V7. V této ISA je možné najít instrukci nazvanou MULScc, neboli Multiply Step and Modify icc, která dokázala při svém zavolání provést jeden krok násobení dvojice 32bitových celých čísel s 64bitovým mezivýsledkem (polovina mezivýsledku se ukládala do pomocného speciálního registru Y ležícího mimo sadu 32 viditelných pracovních registrů). Optimalizovaný programový kód pro násobení dokázal s využitím instrukce MULScc vynásobit dvě celá čísla bez znaménka za 47 strojových cyklů, popř. dvě celá čísla se znaménkem za 51 strojových cyklů, což sice není zanedbatelná doba, ale operace násobení i dělení trvaly poměrně dlouho i u dalších dobových mikroprocesorů, které je měly implementovány přímo v mikrokódu (například 80×86).

Jednou z nejviditelnějších změn, s níž se setkali programátoři mikroprocesorů s architekturou SPARC-V8, bylo právě přidání nových instrukcí určených pro provedení aritmetické operace celočíselného násobení a dělení. Ukazuje se zde částečný odklon od čistého RISCového procesoru, kde čistota návrhu byla vyvážena praktičtějším používáním. Navíc se díky tomu, že násobení a dělení probíhá v součinnosti s ALU, mohly instrukce pro násobení a dělení nastavovat příznakové bity, podobně jako to dokážou ostatní ALU operace:

Obrázek 1: I první dvě generace RISCových mikroprocesorů ARM měly násobičku oddělenou od běžného ALU. Násobička navíc prováděla zvolenou operaci delší dobu než tomu bylo v aritmeticko-logické jednotce u kratších a jednodušších operací.

2. Operace s hodnotami s plovoucí řádovou čárkou

Připomeňme si, že čipy s jádry OpenRISC jsou široce konfigurovatelné a jejich tvůrci dokonce mají možnost volby, které instrukční sady budou podporovány. Seznam instrukčních sad jsme si již uvedli minule, takže jen ve stručnosti:

Instrukční sadu ORBIS32 jsme si již poměrně podrobně popsali minule. Dnes nás budou zajímat především ISA ORFPX32 a ORFPX64, což jsou instrukční sady realizující operace s hodnotami reprezentovanými ve formátu s plovoucí řádovou čárkou. Tyto dvě instrukční sady si popíšeme společně, protože většina instrukcí je totožných a liší se jen typem operandů.

3. Význam prefixů a sufixů u instrukcí

V úvodním článku o architektuře OpenRISC byly popsány instrukce, které začínaly prefixem „l.“. Tímto prefixem se označují instrukce z ISA ORBIS32, popř. ORBIS64. Všechny operace s hodnotami s plovoucí řádovou čárkou používají prefix „lf.“ a „vektorové“ operace pak prefix „lv.“:

U některých instrukcí se navíc používá i sufix, tj. znak zapsaný za jméno instrukce a oddělený od mnemotechnického kódu tečkou. V současné variantě specifikace OpenRISC se setkáme s těmito sufixy:

Podívejme se nyní na příklady. Bude se jednat o instrukci součtu, ovšem pokaždé provedeného odlišným způsobem:

4. Instrukční sady ORFPX32 a ORFPX64

Ve specifikaci OpenRISC jsou (prozatím) popsány dvě instrukční sady určené pro práci s hodnotami s plovoucí řádovou čárkou. První sada se jmenuje ORFPX32 a slouží pro zpracování hodnot typu float/single podle normy IEEE 754. Další sada se jmenuje ORFPX64. Tato sada je určena pro 64bitové čipy (!) a umožňuje zpracování hodnot typu double, opět podle IEEE 754. Ve skutečnosti obsahuje poslední úprava normy IEEE 754 i další formáty, ovšem široce podporované jsou právě float/single a double:

Instrukční sada s instrukcemi pro FP operace je pojata přísně minimalisticky. Nalezneme zde především instrukce určené pro provádění základních aritmetických operací, dále instrukce pro konverzi dat a taktéž instrukce pro porovnání dvou hodnot s nastavením příznaku F. Instrukční sada je malá i z toho důvodu, že všechny operace jsou prováděny s hodnotami, které již musí být uloženy v běžných pracovních registrech (general purpose registers), což je dosti zvláštní řešení. Všech třicet v současnosti podporovaných instrukcí je vypsáno v další tabulce:

5. Registr FPSCR

Všechny FP operace sice probíhají nad běžnými pracovními registry a výsledky porovnávacích operací nastavují příznak F, ovšem jádra OpenRISC, které FP operace podporují, ještě obsahují další specializovaný registr nazvaný FPSCR neboli Floating Point Control Status Register (prakticky totožné jméno mají tyto registry i na dalších architekturách s výjimkou x86–64 :-). V tomto registru jsou umístěny bity řídicí způsob provádění FP operací a další bity (vlastně příznaky) jsou nastavovány po všech FP operacích, takže je lze použít pro zjištění, proč například nastala při výpočtech výjimka atd.:

6. Rychlost základních FP operací

Podívejme se nyní, jak rychlé (nebo pomalé) je vykonání základních operací s operandy reprezentovanými v systému plovoucí řádové čárky. Počet strojových cyklů, který si můžete přečíst v následující tabulce, je převzat ze specifikace referenční architektury, takže je možné, že v budoucnu může dojít k vylepšení, většinou ovšem za cenu komplikovanějšího čipu:

7. Základní aritmetické operace: součet, součin, rozdíl, podíl, zbytek po dělení

V této kapitole jsou popsány všechny základní aritmetické operace, tj. součet, rozdíl, součin, podíl a zbytek po dělení (tj. všechny FP operace, s nimiž se setkáme například v jazyku C):

Všechny tyto operace používají standardní formát R, který je nepatrně upraven, protože bity 8 až 10 jsou rezervovány pro další případná rozšíření instrukční sady:

  +-----+------+--------+--------+--------+-------+------------------+
  |31 30|29  26| 25  21 | 20  16 | 15  11 | 10  8 | 7              0 |
  +-----+------+--------+--------+--------+-------+------------------+
  |třída|opcode| rD (5) | rA (5) | rB (5) |rezerva| druhá část opcode|
  +-----+------+--------+--------+--------+-------+------------------+

8. Operace typu multiply-accumulate

K aritmetickým instrukcím můžeme přiřadit i instrukce typu multiply-accumulate neboli MAC. Již minule jsme se setkali s několika instrukcemi tohoto typu, ovšem to se jednalo o instrukce celočíselné. Zajímavé a užitečné je, že i v instrukčních sadách ORFPX32 a ORFPX64 podobné instrukce nalezneme, což je patrné z následující tabulky:

Tyto instrukce se od běžného součinu liší především v tom ohledu, že se výsledek součin neuloží do třetího pracovního registru, ale přičte se k obsahu speciálních registrů FPMADDLO a FPMADDHI (patřících do skupiny 11).

9. Konverzní operace

První dvě instrukce, s nimiž se seznámíme v této kapitole, slouží pro zaokrouhlení hodnoty typu float, popř. double na celé číslo (pokud je to samozřejmě možné). Další dvě instrukce jsou určeny pro konverzi hodnot mezi celočíselným typem int (long) na typ float popř. na typ double. V tomto případě dochází ke ztrátě přesnosti, protože několik bitů u FP hodnot je vždy použito pro uložení exponentu:

10. Instrukce určené pro porovnání dvou hodnot s nastavením příznaku F

Další skupina instrukcí slouží pro porovnání dvou hodnot, ať již typu single/float či double. Výsledkem porovnání je pravdivostní hodnota reprezentovaná jediným bitem, který je uložen do příznaku F, s nímž jsme se seznámili minule. Povšimněte si, že se toto chování odlišuje od mnoha dalších architektur, a to včetně ARMů či RISCu-V atd. U většiny architektur je k dispozici méně instrukcí pro porovnání, ovšem tyto instrukce nastavují větší množství příznaků (například současně příznak nulovosti a zápornosti). U OpenRISCu máme k dispozici všechny základní relační operace, které ovšem nastavují příznak jediný (podobné chování mají velmi elegantně navržená jádra SH-2A).

Tyto instrukce používají instrukční slova, v nichž je několik bitů nevyužitých:

  +-----+------+---------+--------+--------+-------+------------------+
  |31 30|29  26| 25   21 | 20  16 | 15  11 | 10  8 | 7              0 |
  +-----+------+---------+--------+--------+-------+------------------+
  |třída|opcode|nevyužito| rA (5) | rB (5) |rezerva| druhá část opcode|
  +-----+------+---------+--------+--------+-------+------------------+

11. Stručné porovnání OpenRISCu s architekturou RISC-V v oblasti FP operací

Jen pro zajímavost se ve stručnosti podívejme, jakým způsobem jsou výpočty s hodnotami v pohyblivé řádové čárce realizovány v konkurenčním projektu RISC-V. I tato zajímavá (a úspěšnější) architektura totiž umožňuje – pokud je to samozřejmě s ohledem na řešený problém nutné – FPU do čipu přidat. Ve skutečnosti existují dokonce dvě rozšíření původní ISA. První rozšíření se jmenuje jednoduše „F“, protože specifikuje instrukce s hodnotami typu single/float, tj. s čísly s jednoduchou přesností podle normy IEEE 754–2008 (jedná se o zpřesnění původní slavné normy IEEE 754). Instrukce, které v tomto rozšíření ISA nalezneme, zhruba odpovídají výše popsané instrukční sadě ORFPX32.

Druhé rozšíření se podle očekávání jmenuje „D“, protože předepisuje operace s hodnotami typu double, tj. s čísly s přesností dvojitou. To zhruba odpovídá instrukční sadě ORFPX64. Proč však došlo k rozdělení funkcí matematického koprocesoru na dvě části? Existují totiž aplikace, v nichž postačuje pracovat s typem single/float, takže by v tomto případě podpora dvojnásobné přesnosti pouze přinášela komplikace v realizaci mikroprocesoru (ostatně i tak jsou obecně operace s plovoucí řádovou čárkou pomalejší, než celočíselné operace RISCové aritmeticko-logické jednotky). Dokonce existují i aplikace vyžadující malý a rychlý mikroprocesor s nativní podporou typu half-float, což jsou 16bitová čísla se znaménkem, mantisou i exponentem (zavedeny byly například v dnes již zapomenutém jazyce Cg).

Dalším rozšířením instrukčních sad je rozšíření označené písmenem „Q“. To přidává možnost práce s numerickými hodnotami s plovoucí řádovou čárkou se čtyřnásobnou přesností. Formát uložení těchto hodnot je specifikován v již několikrát zmíněné normě IEEE 754–2008. Ostatně podívejme se na následující tabulku, v níž jsou vypsány vybrané formáty numerických hodnot, které jsou v této normě specifikovány (vynechávám takzvané „decimální“ formáty) a jak se tyto formáty mapují na rozšířené instrukční sady mikroprocesorů RISC-V:

Pro rozšíření se jménem „F“ se používá nová sada pracovních registrů. Tyto registry jsou pojmenovány f0 až f31 a každý z těchto registrů má šířku 32 bitů. Podobně je tomu u rozšíření „D“, ovšem s tím rozdílem, že registry budou mít šířku celých 64 bitů. Navíc se u většiny operací používá i stavový a řídicí registr nazvaný fcrs.

12. FP operace specifikované v ISA v RISC-V

Následuje tabulka se všemi instrukcemi, které nalezneme v instrukční sadě „F“ čipů s jádrem RISC-V:

Výsledek instrukce FCLASS zapsaný do vybraného integer registru:

Základní aritmetické operace v rozšíření „D“ jsou prakticky stejné, pouze mají odlišný postfix:

Dále jsou definovány konverzní operace mezi hodnotami s jednoduchou přesností a přesností dvojitou:

Zapomenout nesmíme ani na konverzi mezi hodnotami typu integer a double, ovšem některé konverze lze provádět pouze na 64bitových procesorech s instrukční sadou RV64I (už jen z toho důvodu, že na 32bitových procesorech nejsou k dispozici dostatečně široké pracovní registry):

I instrukce pro práci se znaménky mají svoji 64bitovou obdobu:

Stejně jako přesuny bitové kopie mezi celočíselným registrem a FP registrem (opět platí pouze pro 64bitovou instrukční sadu):

13. Implementace instrukcí SIMD na mikroprocesorech RISC

Prakticky u všech RISCových architektur došlo (dříve či později) k rozšíření jejich ISA o SIMD operace, což si samozřejmě vyžádalo modifikace ALU. Ve skutečnosti se dokonce tento typ instrukcí poprvé objevil právě na mikroprocesorech RISC a teprve se zhruba dvouletým zpožděním byl převzat i na původně čistě CISCovou architekturu x86 (ostatně se zdaleka nejedná o první ani o poslední technologii, která byla na x86 převzata právě z RISCových procesorů).

Obrázek 2: Superpočítač Cray-1 byl jedním ze superpočítačů s velmi dobrou podporou vektorových operací, ať se to týkalo instrukční sady, tak i podpory v překladači Fortranu. Ve skutečnosti se však dnešní „vektorové“ instrukce odlišují od implementace provedené Seymourem Crayem.

Důvodů, proč se vlastně instrukce typu SIMD na RISCových procesorech vůbec objevily, je větší množství. Jedním z nich je to, že se tyto procesory začaly používat v grafických pracovních stanicích, mj. i pro zpracování videa, provádění rastrových operací i 3D operací (před masivním příchodem grafických akcelerátorů a GPU), což je přesně ta oblast, v níž je možné informace zpracovávat nikoli jen ve formě skalárních dat, ale i jako vektory pevné délky. Dalším důvodem byla snaha výrobců RISCových procesorů o průnik na trh s počítači určenými pro náročné výpočty (jedná se o určitý mezistupeň mezi výkonnými pracovními stanicemi a superpočítači). V tomto oboru se mnoho algoritmů provádí nad maticemi a vektory obsahujícími numerické hodnoty reprezentované v systému plovoucí řádové čárky (FP: Floating Point). Třetím důvodem je samozřejmě snaha o zvýšení výpočetního výkonu a právě SIMD instrukce k němu mohou vést, aniž by bylo nutné radikálně měnit používanou výrobní technologii čipů (zvyšovat úroveň integrace, snižovat napěťové úrovně či zvyšovat frekvenci, popř. přidávat vyrovnávací paměti/cache).

Obrázek 3: Superpočítač CDC 7600 je předchůdcem superpočítačů Cray. Dnes se samozřejmě jedná o historický stroj z počítačového pravěku.

Prakticky každá významnější společnost (v případě PowerPC pak dokonce aliance) navrhující mikroprocesory s architekturou RISC přišla dříve či později na trh s instrukční sadou obsahující „vektorové“ instrukce, které jsou dnes souhrnně označovány zkratkou SIMD (původní vektorové instrukce používané na superpočítačích jsou v některých ohledech flexibilnější, proto budeme používat spíše zkratku SIMD). Rozšiřující instrukční sady byly pojmenovávány nejrůznějšími názvy a zkratkami a nikdy vlastně nedošlo – na rozdíl od platformy x86 – ke sjednocení těchto instrukcí do jediné skupiny „SIMD pro RISC“, což je vlastně logické, protože procesory RISC jsou mnohdy určeny pro specializované oblasti použití, od vestavných (embedded) systémů přes smartphony a tablety až po superpočítače.

Obrázek 4: Mikroprocesor HP PA-RISC 7300LC (PA=Precision Architecture). Jedná se moderní variantu procesorů RISC se zabudovaným matematickým koprocesorem a sadou 32bitových celočíselných registrů a taktéž 64bitových registrů pro FPU operace.
Zdroj obrázku: Wikipedia

Nejvýznamnější implementace instrukcí SIMD na mikroprocesorech s architekturou RISC, ať již se jedná o instrukce určené pro operace s celými čísly či s čísly reálnými (přesněji řečeno s plovoucí řádovou čárkou), jsou vypsány v následující tabulce:

14. „Vektorové“ operace podporované architekturou OpenRISC

Skupina vektorových instrukcí u čipů s architekturou OpenRISC je sice poměrně rozsáhlá, ovšem je tomu tak z toho důvodu, že prakticky každá instrukce existuje ve dvou variantách podle toho, zda se zpracovávají vektory s prvky typu bajt (8 bitů) či půlslovo (16 bitů). V prvním případě obsahuje každý vektor osm prvků, ve druhém případě pak čtyři prvky. U mnoha instrukcí se taktéž rozlišuje, zda se má operace provést se saturací nebo bez saturace. A konečně nejvíce instrukcí je určeno pro porovnání korespondujících prvků dvou vektorů – buď musí být podmínka splněna pro všechny prvky, alespoň pro jeden prvek, popř. je možné výsledek uložit ve formě bitového pole do cílového registru.

15. Saturace při provádění SIMD operací

Zatímco při provádění aritmetických operací s využitím klasické aritmeticko-logické jednotky může docházet k přetečení či podtečení hodnot při provádění instrukcí typu ADD či SUB (součet, rozdíl), je chování instrukcí ORVDX64 odlišné, protože operace podporují takzvanou saturaci, což znamená, že v případě přetečení se do výsledku uloží maximální reprezentovatelná hodnota a naopak při podtečení minimální hodnota, což je například při zpracování signálu (většinou) žádoucí chování. Ostatně podívejme se na následující obrázky, kde je význam saturace popsán:

Obrázek 5: Zdrojový rastrový obrázek (známá fotografie Lenny), který tvoří zdroj pro jednoduchý konvoluční (FIR) filtr, jenž zvyšuje hodnoty pixelů o pevně zadanou konstantu (offset).

Obrázek 6: Pokud je pro přičtení offsetu použita operace součtu se zanedbáním přenosu (carry), tj. když se počítá systémem „modulo N“, dochází při překročení maximální hodnoty pixelu (čistě bílá barva) k jasně viditelným chybám.

Obrázek 7: Při použití operace součtu se saturací sice taktéž dojde ke ztrátě informace (vzniknou oblasti s pixely majícími hodnotu 255), ovšem viditelná chyba je mnohem menší, než na předchozím obrázku.

16. Podporované typy vektorů a jejich prvků

Většina nových instrukcí přidaných v rámci instrukční sady ORVDX64 je určena pro provádění aritmetických a bitových operací s celočíselnými operandy o šířce 8 a 16 bitů, což pokrývá poměrně širokou oblast multimediálních dat – osmibitových i šestnáctibitových zvukových vzorků (samplů), barev pixelů (RGB, RGBA) atd. V následující tabulce jsou vypsány nově podporované datové typy i způsob jejich uložení ve slovech o šířce 64 bitů, které jsou zpracovávány:

17. Aritmetické a logické operace

Skupina aritmetických operací je velmi rozsáhlá, zejména protože velké množství instrukcí existuje ve více variacích (různé datové typy, se saturací/bez saturace, atd.). Navíc do této skupiny řadíme i instrukce pro výpočet minima, maxima a průměru:

Další instrukce provádí bitové operace popř. bitové posuny:

18. Porovnání dvou vektorů

Následují instrukce, které porovnávají příslušné prvky dvou osmiprvkových vektorů typu byte či vektorů čtyřprvkových typu half word. Pokud jsou všechny podmínky (4 nebo 8) splněny, je nastaven příznak F a současně se nastaví třetí (cílový) registr na samé jedničky. Pokud naopak podmínka není splněna pro všechny porovnávané dvojice, je příznak F vynulován a cílový registr je vynulován taktéž:

Další instrukce jsou taktéž určeny pro porovnání, ovšem zjišťují, zda podmínka není splněna alespoň pro jednu porovnávanou dvojici prvků (provádí tedy or mezi prvky):

Třetí sada instrukcí opět slouží pro porovnání dvou vektorů, ovšem u těchto instrukcí je výsledek porovnání uložen do registru cílového (vždy do všech osmi či čtyř bitů). Skupina jedniček znamená splněnou podmínku, skupina nul podmínku nesplněnou:

19. Spojení a rozdělení prvků vektorů

Zbylé instrukce jsou určeny pro spojení popř. pro rozdělení prvků vektorů. Tyto operace jsou velmi užitečné, protože nám například umožňují rozložit rastrový obrázek ve formátu RGB na jednotlivé barvové složky apod.:

20. Odkazy na Internetu

1. OpenRISC (oficiální stránky)
   http://openrisc.io/
2. OpenRISC architecture
   http://openrisc.io/architecture.html
3. Emulátor OpenRISC CPU v JavaScriptu
   http://s-macke.github.io/jor1k/demos/main.html
4. Why Not Build on OpenRISC?
   https://riscv.org/2014/10/why-not-build-on-openrisc/
5. OpenRISC (Wikipedia)
   https://en.wikipedia.org/wi­ki/OpenRISC
6. OpenRISC – instrukce
   http://sourceware.org/cgen/gen-doc/openrisc-insn.html
7. OpenRISC – slajdy z přednášky
   https://iis.ee.ethz.ch/~gmichi/a­socd/lecturenotes/Lecture6­.pdf
8. OpenRISC System-on-Chip Design Emulation
   https://arxiv.org/pdf/1602.03095.pdf
9. Cortex-M4 Devices Generic User Guide: Multiply and divide instructions
   http://infocenter.arm.com/hel­p/index.jsp?topic=/com.ar­m.doc.dui0553a/BABFADHJ.html
10. Open cores
    https://opencores.org/
11. Projekt OpenRISC 2000
    https://opencores.org/project/or2k
12. OpenRISC na GitHubu
    https://github.com/openrisc
13. OpenRISC 1200
    https://en.wikipedia.org/wi­ki/OpenRISC_1200
14. OpenRISC 1200 IP Core Specification (Preliminary Draft)
    https://opencores.org/ocsvn/o­penrisc/openrisc/trunk/or1200/doc/o­penrisc1200_spec.pdf
15. mor1kx – an OpenRISC processor IP core
    https://www.librecores.or­g/openrisc/mor1kx
16. Multiply Without a Multiply Instruction
    http://www.robelle.com/smug­book/multiply.html
17. MULT in a RISC – should instructions take the same amount of time in a RISC system
    https://cs.stackexchange.com/qu­estions/77010/mult-in-a-risc-should-instructions-take-the-same-amount-of-time-in-a-risc-syst
18. Would removing the branch delay slots change the instructions set architecture?
    https://cs.stackexchange.com/qu­estions/59565/would-removing-the-branch-delay-slots-change-the-instructions-set-architecture?rq=1
19. CRU: RISC-V, OpenRISC, LoRaWAN, and More
    https://abopen.com/news/cru-risc-v-openrisc-lorawan/
20. Comparing four 32-bit soft processor cores
    http://www.eetimes.com/au­thor.asp?section_id=14&doc_id=1286116
21. RISC-V Instruction Set
    http://riscv.org/download­.html#spec_compressed_isa
22. RISC-V Spike (ISA Simulator)
    http://riscv.org/download.html#isa-sim
23. RISC-V (Wikipedia)
    https://en.wikipedia.org/wiki/RISC-V
24. David Patterson (Wikipedia)
    https://en.wikipedia.org/wi­ki/David_Patterson_(compu­ter_scientist)
25. Maska mikroprocesoru RISC 1
    http://www.cs.berkeley.edu/~pat­trsn/Arch/RISC1.jpg
26. Maska mikroprocesoru RISC 2
    http://www.cs.berkeley.edu/~pat­trsn/Arch/RISC2.jpg
27. C.E. Sequin and D.A.Patterson: Design and Implementation of RISC I
    http://www.eecs.berkeley.e­du/Pubs/TechRpts/1982/CSD-82–106.pdf
28. Berkeley RISC
    http://en.wikipedia.org/wi­ki/Berkeley_RISC
29. Great moments in microprocessor history
    http://www.ibm.com/develo­perworks/library/pa-microhist.html
30. Microprogram-Based Processors
    http://research.microsoft.com/en-us/um/people/gbell/Computer_Struc­tures_Principles_and_Exam­ples/csp0167.htm
31. Great Microprocessors of the Past and Present
    http://www.cpushack.com/CPU/cpu1.html
32. A Brief History of Microprogramming
    http://www.cs.clemson.edu/~mar­k/uprog.html
33. What is RISC?
    http://www-cs-faculty.stanford.edu/~ero­berts/courses/soco/projec­ts/2000–01/risc/whatis/
34. RISC vs. CISC
    http://www-cs-faculty.stanford.edu/~ero­berts/courses/soco/projec­ts/2000–01/risc/risccisc/
35. RISC and CISC definitions:
    http://www.cpushack.com/CPU/cpu­AppendA.html
36. FPGA
    https://cs.wikipedia.org/wi­ki/Programovateln%C3%A9_hra­dlov%C3%A9_pole
37. The Evolution of RISC
    http://www.ibm.com/develo­perworks/library/pa-microhist.html#sidebar1
38. SPARC Processor Family Photo
    http://thenetworkisthecom­puter.com/site/?p=243
39. SPARC: Decades of Continuous Technical Innovation
    http://blogs.oracle.com/on­therecord/entry/sparc_deca­des_of_continuous_technical
40. The SPARC processors
    http://www.top500.org/2007_o­verview_recent_supercompu­ters/sparc_processors
41. Reduced instruction set computing (Wikipedia)
    http://en.wikipedia.org/wi­ki/Reduced_instruction_set_com­puter
42. MIPS architecture (Wikipedia)
    http://en.wikipedia.org/wi­ki/MIPS_architecture
43. Very long instruction word (Wikipedia)
    http://en.wikipedia.org/wi­ki/Very_long_instruction_word
44. Classic RISC pipeline (Wikipedia)
    http://en.wikipedia.org/wi­ki/Classic_RISC_pipeline
45. R2000 Microprocessor (Wikipedia)
    http://en.wikipedia.org/wi­ki/R2000_(microprocessor)
46. R3000 Microprocessor (Wikipedia)
    http://en.wikipedia.org/wiki/R3000
47. R4400 Microprocessor (Wikipedia)
    http://en.wikipedia.org/wiki/R4400
48. R8000 Microprocessor (Wikipedia)
    http://en.wikipedia.org/wiki/R8000
49. R10000 Microprocessor (Wikipedia)
    http://en.wikipedia.org/wiki/R10000
50. SPARC (Wikipedia)
    http://en.wikipedia.org/wiki/Sparc
51. CPU design (Wikipedia)
    http://en.wikipedia.org/wi­ki/CPU_design
52. Control unit (Wikipedia)
    http://en.wikipedia.org/wi­ki/Control_unit
53. CPUID na x86–64
    http://www.felixcloutier.com/x86/CPU­ID.html
54. Endianness
    https://en.wikipedia.org/wi­ki/Endianness
55. Otevřené RISCové architektury OpenRISC a RISC-V
    https://www.root.cz/clanky/otevrene-riscove-architektury-openrisc-a-risc-v/
56. Instrukční sada procesorových jader s otevřenou architekturou RISC-V
    https://www.root.cz/clanky/instrukcni-sada-procesorovych-jader-s-otevrenou-architekturou-risc-v/
57. Rozšíření instrukční sady procesorových jader s otevřenou architekturou RISC-V
    https://www.root.cz/clanky/rozsireni-instrukcni-sady-procesorovych-jader-s-otevrenou-architekturou-risc-v/
58. Instrukční sady procesorových jader s otevřenou architekturou RISC-V (dokončení)
    https://www.root.cz/clanky/instrukcni-sady-procesorovych-jader-s-otevrenou-architekturou-risc-v-dokonceni/
59. RISCové mikroprocesory s komprimovanými instrukčními sadami
    https://www.root.cz/clanky/riscove-mikroprocesory-s-komprimovanymi-instrukcnimi-sadami/
60. RISCové mikroprocesory s komprimovanými instrukčními sadami (2)
    https://www.root.cz/clanky/riscove-mikroprocesory-s-komprimovanymi-instrukcnimi-sadami-2/