Mikrořadičová jádra TriCore: kombinace MCU, DSP a RISCu

Obsah

1. Mikrořadičová jádra TriCore: kombinace MCU, DSP a RISCu

2. Plně 32bitové jádro

3. Pracovní a adresové registry

4. Stavové a řídicí registry

5. DSP Modul

6. Instrukční soubor jader TriCore

7. Podskupina šestnáctibitových instrukcí

8. Aritmetické instrukce

9. Aritmetické instrukce s podmínkou

10. Násobení

11. Operace MAC (Multiply-Accumulate)

12. Dělení

13. Instrukce SEL – Conditional Select

14. SIMD neboli operace s krátkými vektory

15. Odkazy na Internetu

1. Mikrořadičová jádra TriCore: kombinace MCU, DSP a RISCu

Pro ty aplikace, v nichž je nutné zkombinovat schopnosti výkonného mikrořadiče a digitálního signálového procesoru, navrhla společnost Infineon čipy nazvané TriCore, jejichž součástí je 32bitové RISCové jádro se šestnácti datovými a šestnácti adresovými registry doplněné o digitální signálový procesor a taktéž o instrukce, které si většinou spojujeme s klasickými mikrořadiči (operace nad jednotlivými bity atd.). Instrukční soubor je unifikovaný a je založen na 32bitové RISCové instrukční sadě (i když ne tak jednoduché a přímočaré, jako je tomu u architektur RISC či MIPS) zkombinované s vybranými instrukcemi, které jsou zakódovány do šestnáctibitových instrukčních slov. Díky tomu je možné vyvíjet a především kombinovat jak výkonné algoritmy s většími nároky na programovou paměť (a vyrovnávací paměť), tak i ty části programu, kde je dbán větší důraz na efektivní využití programové paměti.

Zajímavé je porovnání jader TriCore s již popsanými čipy OMAP a DaVinci navrženými společností Texas Instruments. Zatímco v případě OMAP a DaVinci jsou použity dva oddělené a samostatně pracující subsystémy – procesor ARM a digitální signálový procesor (s vlastními akumulátory apod.) – je v případě TriCore hlavní procesorové jádro a DSP integrováno do jednoho celku, takže sice pracuje samostatně, ovšem DSP využívá stejné pracovní registry jako RISCové jádro. Navíc je unifikován i instrukční soubor, což do značné míry zjednodušuje vývoj aplikací (je ovšem na druhou stranu značně závislý na schopnostech céčkového překladače, pokud se programátoři neuchýlí k použití assembleru).

Obrázek 1: Modulární struktura čipů DaVinci.

2. Plně 32bitové jádro

Jádro TriCore je plně 32bitové, což se projevilo jak na šířce zpracovávaných dat (a to včetně operandů vstupujících do modulu DSP), tak i na možnosti adresování (programu i dat). Procesor dokáže bez problémů adresovat až 4 GB paměti, takže se zde nesetkáme s problémy, které museli řešit tvůrci šestnáctibitových čipů, například minule popsaných jader C166S V2 (už vůbec nemluvě o jádrech osmibitových, například o řadě XC800). I instrukční soubor je navržen takovým způsobem, že všechny instrukce mají 32bitová instrukční slova (RISCový přístup), ovšem s tím, že u vybrané skupiny instrukcí existuje ještě zkrácený šestnáctibitový formát, který je možné používat paralelně s formátem 32bitovým.

3. Pracovní a adresové registry

Jádra TriCore obsahují celkem šestnáct pracovních registrů, z nichž každý má šířku 32 bitů (u některých instrukcí se však pracuje jen s horní či dolní polovinou pracovního registru, zápis je následující: DnU a DnL). Tyto registry se jmenují D0 až D15 a jsou podle tzv. kontextu rozděleny do dvou skupin. Poslední – šestnáctý – registr D15 je současně i implicitním registrem pro některé operace, v nichž nejsou všechny registry zmíněny explicitně (jedná se především o šestnáctibitové operace zmíněné dále):

Ve sloupci „Kontext“ je uvedeno, jestli pracovní registr náleží do takzvaného „Upper contextu“ nebo naopak do „Lower contextu“. V instrukční sadě totiž nalezneme několik instrukcí určených pro rychlé uložení kontextu (tj. všech registrů do něj patřících) a samozřejmě i pro obnovení kontextu. Příkladem mohou být přerušovací rutiny, které mohou pracovat jen s registry náležejícími do dolního kontextu. Na začátku takové rutiny bude instrukce SVLCX (Store Lower Context) nebo BISR (Begin Interrupt Service Routine), na konci pak instrukce RSLCX (Restore Lower Context).

Kromě šestnácti pracovních registrů najdeme v jádrech TriCore i šestnáct registrů adresových. Tyto registry nesou názvy A0 až A15. Některé registry z této sady mají speciální význam, což se týká především registru A10 sloužícího jako ukazatel na vrchol zásobníku a taktéž registru A11 s návratovou adresou. I adresové registry jsou rozděleny podle kontextu, ovšem do každého kontextu spadá pouze šest adresových registrů, nikoli osm:

Povšimněte si, že všechny čtyři registry Global Address Register nepatří do žádného kontextu. Tyto registry jsou typicky používány operačním systémem; pokud se používají i v běžných programech, je nutné ošetřit, aby se obnovovala jejich původní hodnota.

4. Stavové a řídicí registry

Sada stavových a řídicích registrů je u jader TriCore poměrně malá, protože zde najdeme jen klasický 32bitový programový čítač, stavový registr a taktéž registr PCXI s informacemi o předchozím kontextu. Ovšem kromě těchto tří registrů se u většiny čipů s jádrem TriCore nachází i sada speciálních funkčních registrů (SFR), kterých může být podle množství periferních modulů (porty, sběrnice, čítače, watchdogy, převodníky) i několik set:

Příznaky je možné ze stavového registru přenést instrukcí MFCR (Move From Core Register), zpětný zápis se provádí instrukcí MTCR (Move To Core Register). Tyto instrukce pracují i s ostatními speciálními funkčními registry.

5. DSP Modul

Součástí jader TriCore je i modul DSP, který je mj. osazen rychlou násobičkou, sčítačkou a barrel shifterem. Tento modul dokáže v každém taktu dokončit jednu operaci MAC (Multiply Accumulate) s šestnáctibitovými vstupními operandy a s volitelnou saturací výsledku (po součtu). Mezi operace prováděné DSP modulem patří:

1. Vynásobení dvou šestnáctibitových operandů uložených ve formátu Q15 (viz další text).
2. Automatické posunutí výsledku násobení (tím je 32bitová hodnota).
3. Součet vynásobeného výsledku s hodnotou uloženou v akumulátoru. V tomto případě se používá jen jediný „hlídací“ (guard) bit pro otestování přetečení.
4. Alternativně je možné akumulovaný výsledek uložit do dvojice registrů a získat tak 64bitový akumulátor.
5. Zaokrouhlení výsledku při převodu zpět na 16bitovou hodnotu.
6. Řízení režimu akumulace – s přetečením či se saturací.

Zajímavé jsou formáty dat, s nimiž DSP modul pracuje. Základní formát se jmenuje Q15; jedná se o šestnáctibitové slovo, v jehož nejvyšším bitu je uloženo znaménko a v dalších patnácti bitech pak binární číslice ZA řádovou tečkou (jedná se o tečku dvojkovou, nikoli desetinnou). I z tohoto důvodu se tento formát také označuje 1.15 či fractional:

 15 14 13 12 11 10  9  8  7  6  5  4  3  2  1  0
+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+
|s ,                                            |
+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+

Minimální reprezentovatelná hodnota je rovna přesně –1, což odpovídá 16bitovému slovu s bitovým vzorkem 0×8000:

 15 14 13 12 11 10  9  8  7  6  5  4  3  2  1  0
+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+
|-1, 0  0  0  0  0  0  0  0  0  0  0  0  0  0  0|
+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+

Maximální hodnota je rovna 1–2^-15=.9999694825 (tedy „skoro jedna“) a odpovídá 16bitovému slovu s bitovým vzorkem 0×7fff:

 15 14 13 12 11 10  9  8  7  6  5  4  3  2  1  0
+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+
| 0, 1  1  1  1  1  1  1  1  1  1  1  1  1  1  1|
+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+

Druhý formát je prakticky totožný, ovšem počet binárních číslic za řádovou tečkou je roven 31 (formát 1.31 či Q31):

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9  8  7  6  5  4  3  2  1  0
+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+
|s ,                                                                                         |
+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+--+

Existuje ještě meziformát 2.30 získaný násobením dvou hodnot ve formátu 1.15, v němž je za řádovou tečkou 30 binárních číslic a před tečkou dva bity. Tento meziformát dokáže reprezentovat i hodnotu 1,0 získanou vynásobením –1,0×-1,0 (toto je vlastně jediná hodnota, která by mohla způsobovat problémy).

6. Instrukční soubor jader TriCore

Instrukce zpracovávané jádry TriCore jsou sice v některých ohledech odvozeny od klasických RISCových instrukčních sad, ovšem kvůli zařazení DSP operací, dále popsaných šestnáctibitových instrukcí atd. je ve skutečnosti instrukční sada poměrně komplikovaná. Všechny instrukce můžeme rozdělit do několika kategorií popř. podkategorií:

1. Aritmetické instrukce
   • Celočíselné
   • DSP
   • SIMD
   • Adresová aritmetika
2. Logické instrukce
3. Manipulace s jednotlivými bity
4. Přenosy dat
   • Přenosy dat mezi registry
   • Podmíněné přenosy dat (CMOV)
   • Load/Store
5. Porovnání hodnot či adres
6. Skoky
   • Nepodmíněné
   • Podmíněné
   • Instrukce pro programové smyčky
7. Podmnožina šestnáctibitových instrukcí
8. Systémové instrukce (začátek rutiny pro obsluhu přerušení, debug režim …)

Poznámka: v následujících kapitolách si popíšeme jen poměrně omezenou sadu vybraných instrukcí. Podrobnější popis instrukční sady, adresovacích režimů apod. bude uveden až v navazujícím článku

7. Podskupina šestnáctibitových instrukcí

Jádra TriCore kromě běžných (pseudo)RISCových instrukcí s 32bitovým instrukčním slovem obsahují i podskupinu instrukcí, jejichž šířka je poloviční (šestnáct bitů). Prefixy těchto instrukcí se odlišují od 32bitových instrukcí, takže je možné obě skupiny instrukcí libovolným způsobem mixovat, na rozdíl od režimů ARM a Thumb známých z mikroprocesorů a mikrořadičů ARM. Díky rozšíření instrukční sady o instrukce s šířkou šestnácti bitů je umožněno snížení velikosti programu o přibližně jednu třetinu.

Kvůli zmenšení velikosti instrukčních slov na polovinu bylo nutné v šestnáctibitových instrukcích udělat mnoho kompromisů, například:

1. Konstanty v instrukcích mohou mít jen nízké hodnoty.
2. Offsety při adresování jsou taktéž menší.
3. Při určování registrů je kombinuje jeden zdrojový registr s registrem cílovým (dva operandy, nikoli tři).
4. V některých případech se používá implicitní datový registrD15.
5. Podobně to platí i u implicitního adresového registruA15.

Skupina šestnáctibitových instrukcí je poměrně malá, což je ostatně patrné z následující tabulky:

8. Aritmetické instrukce

Sada aritmetických instrukcí je poměrně rozsáhlá, protože kromě běžných instrukcí zde najdeme i varianty součtu a rozdílu prováděných se saturací (jak se znaménkem, tak bez znaménka). Navíc je možné zvolit, jakým způsobem se bude pracovat s příznakem carry (přenos), který je součástí stavového registru PSW. Pokud je totiž zapotřebí implementovat víceslovní aritmetiku, je první součet proveden instrukcí ADDX (Add Extended) nastavující příznak carry a další slova pak sčítat instrukcí ADDC (Add with Carry). Pokud je zapotřebí přičíst k obsahu vybraného registru konstantu, lze zvolit instrukci ADDI pro přičtení 16bitové konstanty popř. instrukci ADDIH pro přičtení taktéž šestnáctibitové konstanty, ovšem posunuté o šestnáct bitů doleva (takže se přičítá k hornímu půlslovu). Důvod k existenci dvou instrukcí namísto instrukce jediné (s 32bitovou konstantou) je u všech RISCových procesorů stejný – instrukční kód i vlastní konstanta se musí nějakým způsobem vměstnat do „pouhých“ třiceti dvou bitů instrukčního slova.

9. Aritmetické instrukce s podmínkou

Užitečné jsou i aritmetické instrukce s podmínkou, protože díky jejich existenci je možné do jisté míry omezit počet podmíněných skoků (se všemi problémy, které jejich použití v RISCových jádrech přináší). Tyto instrukce nejdříve otestují obsah vybraného pracovního registru – nenulová hodnota je považována za true, nulová hodnota za false (tedy opět stejně, jako je tomu v céčku). Mezi aritmetické instrukce s podmínkou patří především:

10. Násobení

Pro násobení – což jsou instrukce oddělené od DSP modulu (jsou totiž prováděné v aritmeticko-logické jednotce) – se používají tyto tři instrukce s 32bitovým či 64bitovým výsledkem:

Šířka výsledku je určena na základě typů operandů. Tyto instrukce produkují výsledky kompatibilní s céčkovskou operací * aplikovanou na celá čísla (na rozdíl od instrukcí popsaných v navazující kapitole).

11. Operace MAC (Multiply-Accumulate)

Již výše zmíněná jednotka určená pro DSP operace je podporována instrukcemi MUL.Q (Multiply Q format), MULR.Q (Multiply Q format with Rounding), MADD.Q (Multiply-Add Q format), MADDS.Q (Multiply-Add Q format with Saturation) a variantami MADD.Q se zaokrouhlením. Šířka vstupních i výstupních dat je určena z typů operandů:

Značení vstupních a výstupních operandů je následující:

• Běžný pracovní registr se v assembleru zapisuje Dn, kde n=0..15.
• Spodní polovina pracovního registru Dn se zapisuje DnL.
• Horní polovina pracovního registru Dn se zapisuje DnU.
• Registrový pár Dn+1 | Dn se zapisuje En.

Poznámka: povšimněte si další zajímavé vlastnosti jader TriCore – jádro DSP je plně integrováno do hlavního procesoru a nenachází se zde žádné speciální vstupní registry do DSP, akumulátory atd. Z pohledu programátora se tedy jedná o velmi snadno použitelný čip, na rozdíl od (např.) čipů OMAP, kde je DSP od ARMovského jádra odděleno.

12. Dělení

Dělení je složitější, neboť se celá operace rozděluje do několika kroků. Při inicializaci si dělička připravuje obsahy interních registrů používaných při dělení, provádí konverze (bitové posuny) atd. Následuje jeden až čtyři kroky dělení, přičemž se v každém kroku vyprodukuje osm bitů výsledku. Na závěr je někdy nutné provést instrukci DVADJ; tu lze vynechat ve chvíli, kdy je jisté, že je dělenec i dělitel kladný:

Rozdělení do několika kroků je vynuceno typickým použitím jader TriCore – je nutné rychle reagovat na přerušení, takže si většinou vývojáři nemohou dovolit, aby nějaká instrukce trvala příliš dlouho.

13. Instrukce SEL – Conditional Select

Další užitečnou instrukcí s podmínkou (testem nulovosti či nenulovosti datového registru) je instrukce zapisovaná mnemotechnickým kódem SEL neboli (Conditional) Select. Tato instrukce pracuje následovně: pokud je podmínka splněna, uloží se do zvoleného cílového registru hodnota z prvního zdrojového registru. Pokud podmínka naopak splněna není, je do cílového registru uložena hodnota z druhého zdrojového registru. Jinými slovy to znamená, že instrukce SEL nahrazuje programovou konstrukci typu:

cíl = condition ? zdroj1 : zdroj2;

Pokud je jeden ze zdrojových registrů totožný s registrem cílovým, odpovídá to příkazu:

if (condition) cíl = zdroj1 nebo zdroj2;

Kromě instrukce SEL existuje i instrukce SELN neboli (Conditional) Select-Not s opačně chápanou podmínkou.

Poznámka: podobně koncipované instrukce nalezneme i u mikroprocesorů s architekturou AArch64, zde se ovšem tyto instrukce jmenují CSEL a CSINV.

14. SIMD neboli operace s krátkými vektory

Všechny základní aritmetické a logické instrukce jsou určeny pro zpracování dvou 32bitových vstupních operandů s taktéž 32bitovým výsledkem. Ovšem u některých instrukcí podporují jádra TriCore i „vektorové“ zpracování, přičemž vektor může obsahovat buď dva šestnáctibitové prvky či čtyři prvky osmibitové (se znaménkem či bez znaménka). Příkladem použití může být zpracování signálů (výstupem A/D převodníků bývají osmibitové, desetibitové či právě šestnáctibitové hodnoty), práce s rastrovými obrázky (což pro TriCore ovšem není typický příklad použití) apod.

Obrázek 2: Typy vektorů, s nimiž pracují například procesory Intel. U jader TriCore je šířka dat poloviční, takže i počet prvků vektorů je poloviční.

Vybrané instrukce podporující práci s vektory mohou používat prefixy .B, .H, .BU a .HU pro rozlišení, zda jsou operandy osmibitové (Byte) či šestnáctibitové (Half-word) a taktéž pro rozlišení mezi operací s bezznaménkovými či znaménkovými operandy. Taktéž je možné zvolit, zda se například operace součtu bude provádět s přetečením či se saturací. Speciálním případem jsou DSP operace MUL.H/MULR.H/MULM.H pracující s vektory obsahujícími dva šestnáctibitové operandy. Jedná se o dodatkové instrukce k DSP instrukcím popsaným v jedenácté kapitole.

Obrázek 3: Vektorové operace.

15. Odkazy na Internetu

1. Q (number format)
   https://en.wikipedia.org/wi­ki/Q_%28number_format%29
2. TriCore Architecture & Core
   http://www.infineon.com/cms/en/pro­duct/microcontroller/32-bit-tricore-tm-microcontroller/tricore-tm-architecture-and-core/channel.html?channel=ff80808112ab681d0112­ab6b73d40837
3. TriCoreTM V1.6 Instruction Set: 32-bit Unified Processor Core
   http://www.infineon.com/dgdl/tc_v131_in­structionset_v138.pdf?file­Id=db3a304412b407950112b409b6dd0352
4. TriCore v2.2 C Compiler, Assembler, Linker Reference Manual
   http://tasking.com/suppor­t/tricore/tc_reference_gu­ide_v2.2.pdf
5. Infineon TriCore (Wikipedia)
   https://en.wikipedia.org/wi­ki/Infineon_TriCore
6. C166®S V2 Architecture & Core
   http://www.infineon.com/cms/en/pro­duct/microcontroller/16-bit-c166-microcontroller/c166-s-v2-architecture-and-core/channel.html?channel=db3a304312bef5660112­c3011c7d01ae
7. Memory segmentation
   https://en.wikipedia.org/wi­ki/Memory_segmentation
8. Bus mastering
   https://en.wikipedia.org/wi­ki/Bus_mastering
9. ST10 16-bit MCUs
   http://www.st.com/en/micro­controllers/st10–16-bit-mcus.html?querycriteria=pro­ductId=LN1111
10. XC800 family
    https://en.wikipedia.org/wi­ki/XC800_family
11. C166 (stránky společnosti Infineon)
    https://www.infineon.com/cms/en/pro­duct/microcontroller/16-bit-c166-microcontroller/channel.html?chan­nel=ff80808112ab681d0112ab6b2e­af0759#ispnTab3
12. C166 Family
    https://en.wikipedia.org/wi­ki/C166_family
13. Permanent Magnet Synchronous Motor
    https://en.wikipedia.org/wi­ki/Synchronous_motor#Perma­nent_magnet_motors
14. Implementing field oriented control of a brushless DC motor
    http://www.eetimes.com/do­cument.asp?doc_id=1279321
15. Vector control (motor)
    https://en.wikipedia.org/wi­ki/Vector_control_(motor)
16. Motorola DSP56k
    https://www.rockbox.org/wi­ki/MotorolaDSP56k
17. Motorola 56000 (Wikipedia)
    http://en.wikipedia.org/wi­ki/Motorola_56000
18. Using the Motorola DSP56002EVM for Amateur Radio DSP Projects
    http://www.johanforrer.net/EV­M/article.html
19. The Atari Falcon030 „Personal Integrated Media System“
    http://www.atarimuseum.com/com­puters/16bits/falcon030.html
20. Turtle Beach Corporation (stránky společnosti)
    http://www.turtlebeach.com/
21. Turtle Beach Corporation (Wikipedia)
    https://en.wikipedia.org/wi­ki/Turtle_Beach_Corporati­on
22. Atari Falcon 030 DSP 3D engine test
    http://www.digiti.info/vi­deo/WHQwMjNRaExfLWs=/atari_fal­con₀₃₀_dsp_3d_engine_test
23. Atari Falcon030 (německy)
    http://www.maedicke.de/ata­ri/hardware/falcon.htm
24. Old-computers.com: Atari Falcon030
    http://www.old-computers.com/museum/compu­ter.asp?c=125&st=1
25. Atari Falcon030 (Wikipedia)
    http://en.wikipedia.org/wi­ki/Atari_Falcon
26. Past and current projects (including Falcon stuff)
    http://os.inf.tu-dresden.de/~nf2/projects/projects.html
27. Atari Falcon 030: The Case For The Defence
    http://www.soundonsound.com/sos/1994_ar­ticles/sep94/atarifalcon.html
28. DaVinci processor family
    http://www.ti.com/general/doc­s/datasheetdiagram.tsp?ge­nericPartNumber=TMS320DM365&di­agramId=64193
29. Texas Instruments DaVinci
    https://en.wikipedia.org/wi­ki/Texas_Instruments_DaVin­ci
30. TMS320DM6446 (DaVinci)
    http://www.ti.com/product/tms320dm6446
31. Digital Media Video Processors (TI)
    http://www.ti.com/lsds/ti/pro­cessors/dsp/media_processor­s/davinci/products.page#
32. TI Wiki
    http://processors.wiki.ti­.com/index.php/Main_Page
33. C5000 ultra-low-power DSP
    http://www.ti.com/lsds/ti/pro­cessors/dsp/c5000_dsp/over­view.page
34. OMAP (Wikipedia)
    https://en.wikipedia.org/wiki/OMAP
35. OMAP – TI Wiki
    http://processors.wiki.ti­.com/index.php/OMAP
36. Why OMAP can't compete in smartphones
    http://www.eetimes.com/au­thor.asp?section_id=40&doc_id=1286602
37. Applications Processors – The Heart of the Smartphone
    http://www.engineering.com/E­lectronicsDesign/Electronic­sDesignArticles/ArticleID/5791/Ap­plications-Processors-The-Heart-of-the-Smartphone.aspx
38. TI cuts 1,700 jobs in OMAP shift
    http://www.eetimes.com/do­cument.asp?doc_id=1262782
39. VLIW: Very Long Instruction Word: Texas Instruments TMS320C6×
    http://www.ecs.umass.edu/e­ce/koren/architecture/VLIW/2/ti1­.html
40. An Introduction To Very-Long Instruction Word (VLIW) Computer Architecture
    Philips Semiconductors
41. VLIW Architectures for DSP: A Two-Part Lecture (PDF, slajdy)
    http://www.bdti.com/MyBDTI/pub­s/vliw_icspat99.pdf
42. Very long instruction word (Wikipedia)
    https://en.wikipedia.org/wi­ki/Very_long_instruction_word
43. A VLIW Approach to Architecture, Compilers and Tools
    http://www.vliw.org/book/
44. VEX Toolchain (VEX = VLIW Example)
    http://www.hpl.hp.com/downloads/vex/
45. Elbrus (computer)
    https://en.wikipedia.org/wi­ki/Elbrus_%28computer%29
46. Super Harvard Architecture Single-Chip Computer
    https://en.wikipedia.org/wi­ki/Super_Harvard_Architec­ture_Single-Chip_Computer
47. Digital Signal Processors (stránky TI)
    http://www.ti.com/lsds/ti/pro­cessors/dsp/overview.page
48. C674× Low Power DSP (stránky TI)
    http://www.ti.com/lsds/ti/pro­cessors/dsp/c6000_dsp/c674×/o­verview.page
49. TMS320C30 (stránky TI)
    http://www.ti.com/product/tms320c30
50. TMS320C6722B
    http://www.ti.com/product/tms320c6722b/des­cription
51. Introduction to DSP
    http://www.ti.com/lit/wp/spry281/spry­281.pdf
52. The Evolution of TMS (Family of DSPs)
    http://www.slideshare.net/mo­to_modx/theevo1
53. Datasheet k TMS32010
    http://www.datasheetarchi­ve.com/dlmain/49326c32a52050140ab­ffe6f0ac4894aa09889/M/TMS32010
54. 1979: Single Chip Digital Signal Processor Introduced
    http://www.computerhistory­.org/siliconengine/single-chip-digital-signal-processor-introduced/
55. The TMS32010. The DSP chip that changed the destiny of a semiconductor giant
    http://www.tihaa.org/histo­rian/TMS32010–12.pdf
56. Texas Instruments TMS320 (Wikipedia)
    https://en.wikipedia.org/wi­ki/Texas_Instruments_TMS320
57. Great Microprocessors of the Past and Present: Part IX: Signetics 8×300, Early cambrian DSP ancestor (1978):
    http://www.cpushack.com/CPU/cpu2­.html#Sec2Part9
58. Great Microprocessors of the Past and Present (V 13.4.0)
    http://jbayko.sasktelwebsi­te.net/cpu.html
59. Introduction to DSP – DSP processors:
    http://www.bores.com/courses/in­tro/chips/index.htm
60. The Scientist and Engineer's Guide to Digital Signal Processing:
    http://www.dspguide.com/
61. Digital signal processor (Wikipedia EN)
    http://en.wikipedia.org/wi­ki/Digital_signal_processor
62. Digitální signálový procesor (Wikipedia CZ)
    http://cs.wikipedia.org/wi­ki/Digitální_signálový_pro­cesor
63. Digital Signal Processing FAQs
    http://dspguru.com/dsp/faqs
64. Reprezentace numerických hodnot ve formátech FX a FP
    http://www.root.cz/clanky/fixed-point-arithmetic/
65. IEEE 754 a její příbuzenstvo: FP formáty
    http://www.root.cz/clanky/norma-ieee-754-a-pribuzni-formaty-plovouci-radove-tecky/
66. Čtyři základní způsoby uložení čísel pomocí FX formátů
    http://www.root.cz/clanky/binarni-reprezentace-numerickych-hodnot-v-fx-formatu/
67. Základní aritmetické operace prováděné v FX formátu
    http://www.root.cz/clanky/zakladni-aritmeticke-operace-provadene-ve-formatu-fx/
68. Aritmetické operace s hodnotami uloženými ve formátu FP
    http://www.root.cz/clanky/aritmeticke-operace-s-hodnotami-ve-formatu-plovouci-radove-carky/
69. FIR Filter FAQ
    http://dspguru.com/dsp/faqs/fir
70. Finite impulse response (Wikipedia)
    http://en.wikipedia.org/wi­ki/Finite_impulse_response
71. DSPRelated
    http://www.dsprelated.com/
72. Addressing mode (Wikipedia)
    https://en.wikipedia.org/wi­ki/Addressing_mode
73. Orthogonal instruction set
    https://en.wikipedia.org/wi­ki/Orthogonal_instruction_set
74. TI 16-bit and 32-bit microcontrollers
    http://www.ti.com/lsds/ti/mi­crocontrollers₁₆-bit₃₂-bit/overview.page
75. TMS 32010 Assembly Language Programmer's Guide (kniha na Amazonu)
    https://www.amazon.com/32010-Assembly-Language-Programmers-Guide/dp/0904047423
76. COSC2425: PC Architecture and Machine Language, PC Assembly Language
    http://www.austincc.edu/rblac­k/courses/COSC2425/index.html