Kompilery a procesory

V dnešní části seriálu o architekturách počítačů se zaměříme na popis technologie SSE2. Jedná se o rozšířenou instrukční sadu se SIMD instrukcemi určenou pro mikroprocesory řady x86. SSE2 byla postavena na instrukčních sadách MMX a SSE, jimiž jsme se zabývali v předchozích dvou částech tohoto seriálu.

V dnešní části seriálu o architekturách počítačů se budeme zabývat dalším rozšířením instrukční sady procesorů x86. Zaměříme se na instrukce SSE, které byly poprvé použity v mikroprocesorech Intel Pentium III a později se rozšířily na další čipy vyráběné firmou Intel i na procesory konkurenční AMD.

V dnešní části seriálu o architekturách počítačů se budeme zabývat porovnáním instrukčních sad s instrukcemi typu SIMD, které jsou využívány i v moderních mikroprocesorech na platformě x86. Historicky první rozšiřující instrukční sadou je sada MMX firmy Intel a vylepšení 3DNow! od společnosti AMD.

V předchozí části seriálu o architekturách počítačů jsme si řekli základní informace o procesorech VLIW, u nichž se zvýšení výkonu provádělo díky instrukčním slovům obsahujícím větší množství operací. Opačná technologie je použita u vektorových procesorů, u nichž je každá instrukce prováděna nikoli s vektorem hodnot.

V dnešní části seriálu o architekturách počítačů se zaměříme na popis mikroprocesorů VLIW (Very Long Instruction Word). Jedná se o procesory, které dokážou zpracovávat větší množství instrukcí paralelně, ovšem bez nutnosti používání složitých technologií využívaných v superskalárních mikroprocesorech RISC a CISC.

Dnes budeme zabývat další rodinou 32bitových mikroprocesorů s architekturou RISC. Jedná se o čipy Motorola řady 88000, které sice nebyly po komerční stránce tak úspěšné, jako například mikroprocesory MIPS, SPARC či PA-RISC, ovšem jejich návrh nepostrádal eleganci typickou i pro další čipy navržené v Motorole.

V dnešní části seriálu o architekturách počítačů se po krátké odbočce do světa zásobníkových procesorů vrátíme zpět k mikroprocesorům s architekturou RISC. Kromě již popsaných „mikroprocesorových rodin“ MIPS, SPARC a PA-RISC totiž existují i další RISCové procesory. V minulosti se poměrně velké naděje vkládaly do procesorů AMD 29000 (29k), kterým se budeme věnovat nyní.

V dnešní části seriálu o architekturách počítačů dokončíme popis zásobníkových procesorů. Popíšeme si rozdíly mezi instrukční pipeline použitou u architektury RISC a u zásobníkových procesorů. Taktéž si řekneme, proč je problematické na zásobníkových procesorech efektivně používat céčkové programy.

V předcházejících sedmi částech seriálu o architekturách počítačů jsme se zabývali popisem mikroprocesorů s architekturou RISC, které byly postaveny na principech umožňujících v každém taktu dokončit (v ideálním případě) jednu instrukci, což představovalo značný rozdíl oproti procesorům s architekturou CISC. Ovšem kromě těchto dvou architektur se objevila ještě architektura třetí – zásobníkové procesory.

Dnes na chvíli odbočíme od popisu mikroprocesorů SPARC, protože se budeme zabývat 32bitovými a posléze i 64bitovými mikroprocesory PA-RISC navrženými a vyráběnými společností Hewlett-Packard. Tyto mikroprocesory mají několik vlastností společných s architekturou MIPS i mikroprocesory SPARC.

V dnešní části seriálu o architekturách počítačů budeme pokračovat v popisu RISCových procesorů SPARC. Zaměříme se především na architektury SPARC-V8 (rozšíření minule popsané SPARC-V7) a taktéž na architekturu SPARC-V9, v níž došlo mj. i k přechodu z 32bitové ALU a pracovních registrů na 64bitovou šířku zpracovávaných dat, což mělo poměrně velký význam především v oblasti výkonných serverů.

V dnešní části seriálu o architekturách počítačů budeme pokračovat v popisu mikroprocesorů založených na architektuře SPARC v7. Zaměříme se především na instrukční soubor těchto procesorů, způsob využití jejich sady pracovních registrů i na některé zvláštnosti v samotné konstrukci těchto čipů.

V dnešní části seriálu o architekturách počítačů si popíšeme vybrané mikroprocesory s architekturou RISC, které byly použity v některých známých i méně známých pracovních stanicích a serverech. Podívám se na mikroprocesory řady MIPS R2000 a R3000, SPARC a PA-RISC a později na Alpha, POWER, PowerPC a Cell.

V dnešní části seriálu o architekturách počítačů navážeme na část předchozí, v níž jsme si vysvětlili principy, na nichž jsou postaveny procesory s architekturou RISC. Dnes si popíšeme architekturu mikroprocesorů, která dala celému směru vývoje těchto čipů jméno – mikroprocesory s architekturou RISC I.

V předchozích třech částech seriálu o architekturách počítačů jsme se zabývali popisem procesorů vybavených mikroprogramovým řadičem. Většinou se jednalo o procesory s komplexní instrukční sadou – CISC. Ovšem již před 35 lety vznikla alternativa k této architektuře – mnohem jednodušší RISC.

V dnešním článku o historii výpočetní techniky navážeme na předchozí část, v níž jsme si řekli, jak se vyvíjela polovodičová technologie od prvních fyzikálních a chemických pokusů až ke vzniku skutečně fungujícího tranzistoru. Dnes se budeme zabývat vznikem integrovaných obvodů a souvisejících technologií.

V dnešním článku si řekneme, jak mikroprogramové řadiče ovlivnily vývoj výpočetní techniky, především procesorů a později i mikroprocesorů s komplexními instrukčními sadami (CISC). Ty sice na čas ustoupily do pozadí kvůli procesorům RISC a VLIW, ovšem v současnosti se zdá být nejvýhodnější právě kombinace CISC+RISC.

Dnes navážeme na předchozí část, v níž jsme si vysvětlili princip funkce řadičů v procesorech i dva základní způsoby zapojení obvodových řadičů využívajících buď čítač nebo posuvný registr. Dnes se zaměříme na řadiče mikroprogramové, které jsou založeny na interní řídicí paměti obsahující mikroinstrukce.

Dnes se společně vrátíme k tématu, kterým jsme se již zabývali v úvodních částech seriálu, v nichž jsme si popisovali princip činnosti mikroprocesoru. Dnes si řekneme, jak mohou být v mikroprocesorech implementovány řadiče. Zaměříme se především na takzvané obvodové řadiče.

Dnes si popíšeme další rodinu bipolárních integrovaných obvodů, která byla navržena tak, aby bylo možné z těchto čipů sestavit plnohodnotný procesor s programovatelným řadičem a volitelnou bitovou šířkou. Jedná se o rodinu čipů Intel 3000, která byla pod označením MH3000 vyráběna i v tuzemském podniku Tesla.

V dnešním článku si popíšeme integrované obvody tvořící rodinu AMD Am2900. Z těchto čipů bylo možné sestavovat specializované procesory s bitovou šířkou, která mohla být prakticky libovolným násobkem čtyř. Díky tomu, že i instrukční sada byla volitelná, používaly se i pro konstrukci signálových procesorů.

Dnes na chvíli opustíme téma osmibitových mikrořadičů a začneme se věnovat dalšímu typu (mikro)procesorů. Jedná se o digitální signálové procesory (DSP), což jsou procesory s architekturou navrženou tak, aby mohly optimálně, tj. s malou latencí a vysokou propustností, zpracovávat číslicové signály.

V dnešní části seriálu o architekturách počítačů nejprve dokončíme popis herní konzole Uzebox vybavené osmibitovým mikrořadičem ATmega644. Poté si řekneme, jaké nástroje je možné použít pro vývoj programů pro mikrořadiče Atmel AVR. Samozřejmě se zaměříme především na ty nástroje, které jsou dostupné v Linuxu.

V dnešní části seriálu o architekturách počítačů se budeme zabývat jednou poněkud neobvyklou aplikací osmibitových mikrořadičů Atmel. Jedná se o herní konzoli nazvanou Uzebox, jejíž nejzajímavější součástí je subsystém určený pro generování obrazu bez použití klasického framebufferu (obrazové paměti).

Dnes se budeme zabývat popisem dvou řad osmibitových mikrořadičů AVR. Jedná se o mikrořadiče, které stojí na opačné straně cenového i výkonnostního spektra. První řada těchto mikrořadičů – ATtiny – se někdy též nazývá „programovatelné součástky“, zatímco druhá řada ATmega.

V dnešní části seriálu o architekturách počítačů budeme pokračovat v popisu osmibitových mikroprocesorů a mikrořadičů firmy Motorola. Minule jsme se seznámili s mikrořadiči 68HC05 a 68HC08, dnes si povíme základní informace o snad nejznámějším mikrořadiči této firmy – o čipu 68HC11 a mnohých jeho variantách.

V dnešní části seriálu o architekturách počítačů se budeme zabývat podrobnějším popisem osmibitových mikrořadičů 68HC05 a 68HC08 firmy Motorola. Tyto mikrořadiče postavené na jádru, které bylo vyvinuté na bázi mikroprocesoru MC6800 popsaného minule, jsou – spolu s jejich pravděpodobně mnohem známějším nástupcem 68HC11 – dodnes používány například v automobilovém průmyslu nebo byly instalovány do telekomunikačních družic.

V dnešní části seriálu budeme sice pokračovat v popisu osmibitovým mikrořadičů, ovšem naši pozornost přesuneme z mikrořadičů řady PIC na osmibitové mikrořadiče navržené firmou Motorola a později firmou Fairchild. Všechny tyto mikrořadiče mají svůj základ v mikroprocesoru MC6800 z roku 1974.

Dnes nejdříve společně dokončíme popis vývojových kitů BASIC Stamp, které umožňují programování mikrořadičů PIC s využitím interpretru programovacího jazyka Basic upraveného pro tyto „malé“ mikrořadiče a posléze se začneme věnovat vývojovému kitu Amicus, jenž se podobá známějšímu Arduinu.